温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

本发明公开了一种高速并行采样方法，包括以下步骤：S1：产生时钟信号后分别得到转换时钟信号和数据时钟信号；S2：将转换时钟模拟信号与数据时钟模拟信号经ADC输出至FPGA模块；S3：设定每一帧采样数据包括20个比特，且最高比特位的两个比特中的...
该专利属于成都国腾实业集团有限公司所有，仅供学习研究参考，未经过成都国腾实业集团有限公司授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。