温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

本发明公开一种双沿触发环形缓冲器及通信系统，该环形缓冲器包括逻辑时钟生成模块及数据写入模块，其中，逻辑时钟生成模块，用于在检测到多个第一触发信号输入端中对应的触发信号输入时，生成相应的第一逻辑时钟信号；或者多个第二触发信号输入端中对应的触发...
该专利属于深圳锐越微技术有限公司所有，仅供学习研究参考，未经过深圳锐越微技术有限公司授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。