温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。
使用绝缘体上硅类型衬底形成的一种集成电路，其中所述衬底包括载体衬底以及载体衬底上部上的掩埋绝缘层和半导体薄膜堆叠。无堆叠的第一区域使包括堆叠的第二区域与也包括堆叠的第三区域分离。MOS晶体管具有通过第二区域中的掩埋绝缘层的部分形成的栅极介电...该专利属于意法半导体（克洛尔2）公司;意法半导体(鲁塞)公司所有，仅供学习研究参考，未经过意法半导体（克洛尔2）公司;意法半导体(鲁塞)公司授权不得商用。