温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

本发明涉及来自多个数模转换器的输出的同步。公开的系统包括为包括多个DAC单元的DAC生成时钟信号的时钟倍增锁相环(PLL)，所述系统被配置为控制DAC输出的相位与PLL输入参考时钟的相位具有预定义的关系。示例性系统包括被实现为DAC的DAC...
该专利属于美国亚德诺半导体公司所有，仅供学习研究参考，未经过美国亚德诺半导体公司授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。