温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。

本发明公开了一种基于陷阱产生机制的半导体器件其制造方法及应用，衬底区上一侧设有电学悬浮掺杂区，另一侧设有漏端掺杂区，电学悬浮掺杂区和漏端掺杂区中间为陷阱层，栅介质绝缘层覆盖在电学悬浮掺杂区和陷阱层之上，其上并设有栅端金属电极层，漏端掺杂区上...
该专利属于西安邮电大学所有，仅供学习研究参考，未经过西安邮电大学授权不得商用。

详细技术文档下载地址

温馨提示：您尚未登录，请点 登陆 后下载，如果您还没有账户请点 注册 ，登陆完成后，请刷新本页查看技术详细信息。