基于FPGA实现的输入输出按序排列的高速数据抽取方法技术

本发明专利技术提供一种基于FPGA实现的输入输出按序排列的高速数据抽取方法，在FPGA中对GHz及以上高速原始采样数据进行一定抽取比的直接抽取，该方法要求输入数据为一组按序排列的高速A/D采集数据字段，输出则将实现与输入顺序相同的宽度相同的速率降低为抽取比倍的输出抽取数据组。主要应用于高速采样系统对高速A/D原始采样数据的抽取情况，由于输入输出数据排序方式一样，并不打乱高速A/D采样数据进行SRAM存储的顺序，所以给SRAM数据存取和后续数字信号处理分析带来方便，只是通过一定抽取比进行数据抽值，使得数据速率下降为原速率的抽取比分之一。采用上述方案，成功解决了高速A/D转换器多路输出时数据直接抽取的任意抽取比抽取活动，抽取方式灵活。

【技术实现步骤摘要】
基于FPGA实现的输入输出按序排列的高速数据抽取方法
本专利技术属于数据抽取
，尤其涉及的是一种基于FPGA实现的输入输出按序排列的高速数据抽取方法。
技术介绍
数据抽取及对原数据序列按一定方式进行数据抽值，这在很多现实案例中都有应用，一般的抽取方法均为按序顺序抽值情况，如某原始数据模型的时间函数为X(t)，(t取0、1、2…无穷)，对该模型函数进行每N个值取一个值的运算，及对该模型进行了抽取比为N的抽取运作。抽取方法在采样系统中的应用方式及原理也如此，及对采样系统按时间采样所得的数据进行一定间隔的抽值行为，其可有效降低数据速率。基于目前采样率在GHz及以上的高速Α/D应用情况，依数据处理应用需求的不同，很多情况需对原始高速Α/D采样数据先进行抽取、然后再存储、运算、分析处理。对高速采样数据在FPGA中进行一定抽取比直接抽取的方式是实现数据快速降速、数据有效处理、数据有效传输的方法。由于FPGA处理速率所限，GHz及以上高速Α/D数据在FPGA中直接进行传统按序逐个抽取的方法不能够实现，也基于目前高速Α/D转换器分多路降速输出的情况，因多路数据同时或间隔输出，这样就打乱了原来单路数据抽取的模式，无法直接进行等抽取比的直接抽取活动，抽取情况复杂多变，为适应高速Α/D转换器多路输出的情况，目前一般的抽取活动都是针对单路进行的，如高速Α/D转换器分四路输出，大多的抽取情况都只针对其中一路，这样就导致抽取比因子不能为任意值，只能是特定的情况。如只取单路数据，则可实现抽取比4的抽取，如单路数据每N个取一个值，则进行了抽取比为4*N的抽取。这样的抽取运算实现的抽取比均是4的倍数关系，抽取情况受到限制。因此，现有技术存·在缺陷，需要改进。
技术实现思路
本专利技术所要解决的技术问题是针对现有技术的不足，提供一种基于FPGA实现的输入输出按序排列的高速数据抽取方法。本专利技术的技术方案如下:一种基于FPGA实现的输入输出按序排列的高速数据抽取方法，其中，包括以下步骤:步骤1:输入12组数据；判断抽取比是否小于12，是则进入步骤6，否则进入步骤2；步骤2:判断计数值是否达到抽值条件，是则进入步骤3，否则计数增加12后返回步骤1 ;步骤3:定位抽取步骤1中12组数据中的一个值作为抽取值，进入步骤4，再余数计入下次循环并返回步骤1;步骤4:将抽取值按序赋予输出数；进入步骤5 ；步骤5:判断是否满足12组数据输出条件，是则输出抽取的12组数据的数值，并输出计数清零后，返回步骤4 ;否则输出计数加1后返回步骤4 ；步骤6:依据抽取比进行分类处理，当抽取比为2时进入步骤7 ;当抽取比为3时进入步骤8 ;当抽取比为4时进入步骤9 ;当抽取比为5时进入步骤10 ;当抽取比为6时进入步骤11 ;当抽取比为7时进入步骤12 ;当抽取比为8时进入步骤13 ;当抽取比为9时进入步骤14 ;当抽取比为10时进入步骤15 ;当抽取比为11时进入步骤16;步骤7:抽取比为2时抽值处理，并返回步骤1;步骤8:抽取比为3时抽值处理，并返回步骤1 ;步骤9:抽取比为4时抽值处理，并返回步骤1 ;步骤10:抽取比为5时抽值处理，并返回步骤1 ;步骤11:抽取比为6时抽值处理，并返回步骤1 ;步骤12:抽取比为7时抽值处理，并返回步骤1 ;步骤13:抽取比为8时抽值处理，并返回步骤1 ;步骤14:抽取比为9时抽值处理，并返回步骤1 ;步骤15:抽取比为10时抽值处理，并返回步骤1 ;步骤16:抽取比为11时抽值处理，并返回步骤1 ;所述的抽取方法，其中，所述步骤1中的12组数据为3次Α/D转换的数据进行组合抽取。所述的抽取方法，其中，所述步骤2中，抽值条件为计数值小于等于抽取比，并大于抽取比减12。所述的抽取方法，其中，所述步骤5中的输出条件为输出计数值是否能被除数整除，所述除数为11。所述的抽取方法，其中，所述步骤3中，所述抽取步骤1中12组数据中的一个值是在满足抽值条件时，所定位的数据为计数等于抽取比的数值。所述的抽取方法，其中，所述步骤1中，所述抽取比为2时，每次从输入的12个数据中抽取6个数，需2次操作过程抽满一次输出组合，输出数据率降为输入的1/2 ;所述抽取比为3时，每次从输入的12个数据中抽取4个数，需3次操作过程抽满一次输出组合，输出数据率降为输入的1/3 ;所述抽取比为4时，每次从输入的12个数据中抽取3个数，需4次操作过程抽满一次输出组合，输出数据率降为输入的1/4 ;所述抽取比为5时，从循环的开始每5个抽取一个值，余数计入下次的总数，共需循环操作5次抽满一次输出组合，输出数据率降为输入的1/5 ;所述抽取比为6时，每次从输入的12个数据中抽取2个数，共需循环操作6次可抽满一次输出组合，输出数据率降为输入的1/6 ;所述抽取比为7时，从循环的开始每7个抽取一个值，余数计入下次的总数，共需循环操作7次抽满一次输出组合，输出数据率降为输入的1/7 ;所述抽取比为8时，从循环的开始每8个抽取一个值，余数计入下次的总数，共需循环操作8次抽满一次输出组合，输出数据率降为输入的1/8 ;所述抽取比为9时，从循环的开始每9个抽取一个值，余数计入下次的总数，共需循环操作9次抽满一次输出组合，输出数据率降为输入的1/9 ;所述抽取比为10时，从循环的开始每10个抽取一个值，余数计入下次的总数，共需循环操作10次可抽满一次输出组合，输出数据率降为输入的1/10 ;抽取比为11时，从循环的开始每11个抽取一个值,余数计入下次的总数，共需循环操作11次可抽满一次输出组合，输出数据率降为输入的1/11 ;所述抽取比大于等于12时，只对抽取的抽取比值进行计数，满足条件时对当前输入的12个数进行数据定位取数，然后余数计入下次总数。采用上述方案，以高速Α/D转换器多路输出数据的应用情况下进行对高速Α/D转换数据的直接抽取为背景，成功解决了高速Α/D转换器多路输出时数据直接抽取的任意抽取比抽取活动，抽取方式灵活。该抽取方法的抽取输入对象为12组特定排列的高速Α/D采样数据，这样有利于将高速Α/D采样数据的速率降低处理，为FPGA实现提供可靠性及方便、实用性。该抽取方法的抽取输出为与输入排列顺序相同的12组特定抽取数值。这样有利于抽取数据输出与后端SRAM等存储器件的匹配，也有利于后续数字信号分析处理。该方法分抽取比小于12和大于等于12两种情况分别做处理，对小于12的抽取比又分别单独设计处理，使复杂情况得以有调理的简化，降低难度。在抽取比方面本方法可实现高速Α/D采样数据的任意抽取比抽取情况，使得抽取多样、灵活，为后续数字信号处理分析提供了保障。【附图说明】图1为本专利技术方法中抽取比小于12情况的流程图。图2为本专利技术方法中抽取比大于等于12情况的抽取流程图。【具体实施方式】实施例1本专利技术对每次输入的12组数据进行抽取，在设计时分两种情况进行解决，一种为抽取比小于12的情况，一种为抽取比大于等于12的情况。对于抽取比小于12的情况，因为可能一次输入里要抽多个值，根据抽取比的不同，每一种抽取比单独处理。对于抽取比大于等于12的情况来说，每次输入最多只有一个抽取值，通过作循环算法即可实现。本抽取方法可实现高速Α/D采样数据的任意抽取比抽取。该方法的输入输出数本文档来自技高网...

【技术保护点】
一种基于FPGA实现的输入输出按序排列的高速数据抽取方法，其特征在于，包括以下步骤：步骤1：输入12组数据；判断抽取比是否小于12，是则进入步骤6，否则进入步骤2；步骤2：判断计数值是否达到抽值条件，是则进入步骤3，否则计数增加12后返回步骤1；步骤3：定位抽取步骤1中12组数据中的一个值作为抽取值，进入步骤4，再余数计入下次循环并返回步骤1；步骤4：将抽取值按序赋予输出数；进入步骤5；步骤5：判断是否满足12组数据输出条件，是则输出抽取的12组数据的数值，并输出计数清零后，返回步骤4；否则输出计数加1后返回步骤4；步骤6：依据抽取比进行分类处理，当抽取比为2时进入步骤7；当抽取比为3时进入步骤8；当抽取比为4时进入步骤9；当抽取比为5时进入步骤10；当抽取比为6时进入步骤11；当抽取比为7时进入步骤12；当抽取比为8时进入步骤13；当抽取比为9时进入步骤14；当抽取比为10时进入步骤15；当抽取比为11时进入步骤16;步骤7：抽取比为2时抽值处理，并返回步骤1;步骤8：抽取比为3时抽值处理，并返回步骤1；步骤9：抽取比为4时抽值处理，并返回步骤1；步骤10：抽取比为5时抽值处理，并返回步骤1；步骤11：抽取比为6时抽值处理，并返回步骤1；步骤12：抽取比为7时抽值处理，并返回步骤1；步骤13：抽取比为8时抽值处理，并返回步骤1；步骤14：抽取比为9时抽值处理，并返回步骤1；步骤15：抽取比为10时抽值处理，并返回步骤1；步骤16：抽取比为11时抽值处理，并返回步骤1；...

【技术特征摘要】
1.一种基于FPGA实现的输入输出按序排列的高速数据抽取方法,其特征在于,包括以下步骤:步骤1:输入12组数据；判断抽取比是否小于12，是则进入步骤6，否则进入步骤2 ；步骤2:判断计数值是否达到抽值条件，是则进入步骤3，否则计数增加12后返回步骤1;步骤3:定位抽取步骤1中12组数据中的一个值作为抽取值，进入步骤4，再余数计入下次循环并返回步骤1 ;步骤4:将抽取值按序赋予输出数；进入步骤5 ；步骤5:判断是否满足12组数据输出条件，是则输出抽取的12组数据的数值，并输出计数清零后，返回步骤4 ;否则输出计数加1后返回步骤4 ；步骤6:依据抽取比进行分类处理，当抽取比为2时进入步骤7 ;当抽取比为3时进入步骤8 ;当抽取比为4时进入步骤9 ;当抽取比为5时进入步骤10 ;当抽取比为6时进入步骤11 ;当抽取比为7时进入步骤12 ;当抽取比为8时进入步骤13 ;当抽取比为9时进入步骤14 ;当抽取比为10时进入步骤15 ;当抽取比为11时进入步骤16;步骤7:抽取比为2时抽值处理，并返回步骤1;步骤8:抽取比为3时抽值处理，并返回步骤1 ;步骤9:抽取比为4时抽值处理，并返回步骤1 ;步骤10:抽取比为5时抽值处理，并返回步骤1 ;步骤11:抽取比为6时抽值处理，并返回步骤1 ;步骤12:抽取比为7时抽值处理，并返回步骤1 ;步骤13:抽取比为8时抽值处理，并返回步骤1 ;步骤14:抽取比为9时抽值处理，并返回步骤1 ;步骤15:抽取比为10时抽值处理，并返回步骤1 ;步骤16:抽取比为11时抽值处理，并返回步骤1 ;2.如权利要求1所述的抽取方法，其特征在于，所述步骤1中的12组数据为3次A/D转换的数据进行组合抽取。3.如权利要求1所述的抽取方法，其特征在于，所述步骤2中，抽值条件为计数值小于等于抽取比，并大于抽取比减12。4.如权利要求1所述的抽取方法，其特征在于，所述步骤5中的输出条件为输出计数值是否...

【专利技术属性】
技术研发人员：白月胜，邵利艳，
申请(专利权)人：中国电子科技集团公司第四十一研究所，
类型：发明
国别省市：山东;37