【技术实现步骤摘要】
【技术保护点】
一种多浮点操作数加/减运算控制器,用于实现多个32位符合IEEE754标准的浮点数加或减运算,其特征在于:该控制器包括命令字及操作数写时序控制模块(Ⅰ)、操作数存储器(Ⅱ)、操作数读时序控制模块(Ⅲ)、运算与输出控制模块(Ⅳ);所述命令字及操作数写时序控制模块(Ⅰ)与操作数存储器(Ⅱ)、操作数读时序控制模块(Ⅲ)、运算与输出控制模块(Ⅳ)连接;所述操作数存储器(Ⅱ)还与操作数读时序控制模块(Ⅲ)、运算与输出控制模块(Ⅳ)连接;所述操作数读时序控制模块(Ⅲ)还与运算与输出控制模块(Ⅳ)连接;所述命令字及操作数写时序控制模块(Ⅰ)控制完成指令的写入和存储,需要占用系统总线;一条指令包括31位命令字和若干个浮点操作数,浮点操作数最多为26个;所述命令字及操作数写时序控制模块(Ⅰ)被系统选中时,启动命令字及操作数写时序控制模块(Ⅰ)工作,内部产生与系统WR信号同步的写时序脉冲序列;在写时序脉冲的控制下,锁存多浮点操作数加/减运算指令的命令字,写入多浮点操作数并予以存储;最后一个浮点操作数被写入存储后,所述命令字及操作数写时序控制模块(Ⅰ)停止工作;所述操作数存储器(Ⅱ)为双端口存储器,一个只写 ...
【技术特征摘要】
【专利技术属性】
技术研发人员:蔡启仲,柯宝中,李刚,邱盛成,李克俭,
申请(专利权)人:广西科技大学,
类型:发明
国别省市:广西;45
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。