一种支持多芯片架构的基带信号处理器及其处理方法技术

本发明专利技术提出一种支持多芯片架构的基带信号处理器，包括：主控制单元；射频接口单元；数据分集单元，用于各个基带信号处理器之间的数据交换、控制参数、反馈参数的收集打包和拆包分发；芯片互联接口单元，用于基带信号处理器间的高速数据交换和必要的握手信号的交互；符号级处理单元；FFT校正单元，基于FFT的时间抽取算法，对分块处理的FFT数据进行校正，获得高阶快速傅立叶变换结果；码块级处理单元；存储器单元。本发明专利技术还提出一种用于上述基带信号处理器的处理方法。本发明专利技术在传统基带信号处理器的结构上增加部分处理单元，可以在增加很少处理资源和处理开销的代价下，采用多芯片架构的方式来构建高带宽的基带信号处理器。

【技术实现步骤摘要】
一种支持多芯片架构的基带信号处理器及其处理方法
本专利技术涉及无线通信领域，尤其涉及一种支持多芯片架构的基带信号处理器及其处理方法。
技术介绍
目前现有的基带信号处理器基本都是单芯片解决方案，一旦通信系统带宽超出了单个基带信号处理器的处理能力，原有的基带信号处理器将无法处理，大大缩短了基带通信处理器的产品生命周期。此外下一代的无线宽带通信系统的带宽越来越宽，符合4G标准的无线宽带通信系统已经规划到100MHz的带宽，以及随着MIMO技术的应用，假如仍然采用基带信号处理器的单芯片解决方案，其代价将越来越高昂，也越来越不实用，毕竟使用最高带宽的通信终端是极少场景。
技术实现思路
为了解决上述难题，本专利技术提出了一种支持多芯片架构的基带信号处理器，对于当前或未来一定时期内的主流通信带宽和速率的通信系统，本专利技术的基带通信处理器使用单芯片方案即可；对于特殊的高带宽通信系统，本专利技术基带通信处理器采用多芯片方案来实现超出单个基带通信处理器的处理能力。本专利技术提出的支持多芯片架构的基带信号处理器，其组成结构如图1所示，包括以下部分：1.1，主控制单元，用于控制调度基带信号处理器中的各个单元，通信协议消息处理，以及控制外设单元；1.2，射频接口单元，用于和外部的射频设备进行通信，向射频设备提供需要发送的基带采样数据，接收射频设备输出的基带采样数据；1.3，数据分集单元，按照主控制单元的配置，在基带协同处理需要大量数据交换的节点，提供各个处理器之间数据交换的收集打包和拆包分发，上述数据交换有三个关键节点：射频接口单元和符号级处理单元之间的基带采样数据交换节点，符号级处理单元和快速傅立叶变换校正单元之间的时域、频域数据交换节点，码块级处理单元的输入输出数据交换节点；数据分集单元也提供各个处理器之间的控制参数和反馈参数的收集打包和拆包分发；1.4，芯片互联接口单元，用于基带信号处理器间的高速数据交换和必要的握手信号的交互，主要包括接受主控制单元的控制，从数据分集单元接收外发的数据包，或者向数据分集单元提供接收自其他基带信号处理器发出的数据包；还用于向其他基带信号处理器发出数据请求信号，或者记录其他基带信号处理器发出的数据请求，向主控制器单元或数据分集单元反馈等；1.5，符号级处理单元，用于完成基带符号级的处理，所述处理包括上行链路的载波映射、多天线发送处理、反快速傅立叶变换、增益控制、成形滤波等，以及下行链路的去直流、频偏纠正、快速傅立叶变换、多天线接收处理、载波解映射等；1.6，快速傅立叶变换（FFT）校正单元，按照主控制单元的配置，基于FFT的时间抽取（DIT）算法，对分块处理的快速傅立叶变换数据进行校正，获得高阶快速傅立叶变换结果，实现超出单个基带信号处理器FFT处理能力的高阶快速傅立叶变换；1.7，码块级处理单元，用于完成信道数据块的处理，所述处理包括上行链路的加扰、信道编码、调制映射、码扩、扩频、信道合成等，以及下行链路的信道估计、信道检测、频偏纠正、调制解映射、信道译码、解扰等；1.8，存储器单元，用作数据分集单元、符号级处理单元、快速傅立叶变换（FFT）校正单元、码块级处理单元之间的数据交换缓存。优选的，上述基带信号处理器具备主设备和从设备两种工作模式。进一步的，所述芯片互联接口单元采用用于芯片间互联的高速总线，按照主控制单元的配置，提供主从模式，支持双工或半双工通信。所述通常高速总线可以使用基于双倍数率的并行总线接口，也可以使用现有标准高速互联接口，配合交互握手信号，实现芯片间高速互联。优选的，上述基带信号处理器还包括外部存储器接口，用于所述存储器单元的外部扩展。基于上述基带信号处理器，本专利技术还提出一种在多个基带信号处理器间协作实现的基带处理方法，该方法为：对于下行链路，包括以下步骤：a.1，基带信号处理器主设备接收来自射频设备的基带采样数据，去CP（循环前缀）后，基于FFT的时间抽取算法对所述基带采样数据做分块，将高阶FFT变换分解为多个低阶FFT变换，再分发到各个基带信号处理器（包括基带处理器主设备）实现低阶FFT变换以及符号级处理阶段的其他处理，比如去直流、频偏时域校正，这些处理在FFT变换之前，针对每个采样点都需要处理，不会影响FFT变换的校正结果；或者假如各个基带信号处理器都能接收到来自射频设备的基带采样数据，则各个基带信号处理器基于FFT的时间抽取算法抽选出需要本处理器处理的基带采样数据进行低阶FFT变换以及上述符号级处理阶段的其他处理；a.2，各个基带信号处理器（包括基带处理器主设备）收集上述分块处理的低阶FFT变化数据，基于FFT的时间抽取（DIT）算法，对分块处理的低阶FFT变化数据作校正，获得高阶FFT变化结果，再对高阶FFT变化结果抽选出需要本处理器处理的频域数据完成子载波解映射、信道估计、信道检测、频偏纠正、调制解映射、信道译码、解扰，最终输出物理层的载荷数据；a.3，各个基带信号处理器将物理层载荷数据进行初步解析，将控制消息和业务数据分类，通过数据分集单元和芯片互联接口单元提交给基带信号处理器主设备，基带处理器主设备汇总全部物理层业务数据，并进行通信协议消息处理，完成下行链路处理；对于上行链路，包括以下步骤：b.1，各个基带信号处理器接收基带信号处理器主设备分发的需要处理的物理层载荷数据，进行加扰、信道编码、调制映射、码扩、扩频和信道映射，获得物理层频域数据；b.2，基带处理器主设备收集各个基带信号处理器（包括基带处理器主设备）物理层频域数据，基于FFT的时间抽取（DIT）算法做分块，将高阶IFFT变换分解为多个低阶IFFT变换，分发到各个基带信号处理器（包括基带处理器主设备）做低阶IFFT变换，由于IFFT是FFT的逆运算，反快速傅立叶变换可以利用快速傅立叶变换的结构实现；b.3，基带信号处理器主设备汇总分块处理的低阶IFFT变换数据，基于FFT的时间抽取算法作校正，获得高阶IFFT变换结果，再完成加循环前缀、频偏时域预校正、增益控制和成形滤波，发送基带采样数据给射频设备。本专利技术提出的支持多芯片架构的基带信号处理器中的符号级处理单元、码块级处理单元、射频接口单元、主控制单元和存储器单元是普通基带信号处理器中常见的必要组成单元。数据分集单元、芯片互联接口单元和FFT校正单元是本专利技术在普通基带信号处理器上增加的核心硬件单元，基于上述核心硬件单元，使用本专利技术提出的基带信号处理方法，可以实现基于多芯片架构的通信基带处理器，即构建超出单个基带信号处理器处理能力的高带宽无线通信系统基带处理器。本专利技术可以应用于以LTE，LTE-A为代表的OFDM系统，但不仅限于OFDM系统，而是能够应用于需要进行基带信号处理的所有情形。本专利技术的实现也不仅限于某种固定形式，所述基带信号处理器可以安置在通信网络的网元或通信终端中，也可以内嵌在处理器芯片中；基带信号处理方法可以通过运行于基带信号处理器上的软件代码来实现，也可以通过其它硬件设备来实现。与现有技术相比，本专利技术的优点在于：本专利技术在传统的基带信号处理器的结构上增加部分处理单元，提高了基带信号处理器的扩展能力，可以在增加很少处理资源和处理开销的代价下，采用多芯片架构的方式来构建超出单个传统基带信号处理器处理能力的高带宽基带信号处理器。附图说明图1是本专利技术提出本文档来自技高网...

【技术保护点】
一种支持多芯片架构的基带信号处理器，其特征在于，所述基带信号处理器包括：1.1，主控制单元，用于控制调度基带信号处理器中的各个单元，通信协议消息处理，以及控制外设单元；1.2，射频接口单元，用于和外部的射频设备进行通信，向射频设备提供需要发送的基带采样数据，接收射频设备输出的基带采样数据；1.3，数据分集单元，用于各个基带信号处理器之间的数据交换、控制参数、反馈参数的收集打包和拆包分发，所述数据交换包括射频接口单元和符号级处理单元之间的基带采样数据交换，符号级处理单元和快速傅立叶变换校正单元之间的时域、频域数据交换，以及码块级处理单元的输入输出数据交换；1.4，芯片互联接口单元，用于基带信号处理器间的高速数据交换和必要的握手信号的交互；1.5，符号级处理单元，用于完成基带符号级的处理，所述处理包括上行链路的载波映射、多天线发送处理、反快速傅立叶变换、增益控制、成形滤波，以及下行链路的去直流、频偏纠正、快速傅立叶变换、多天线接收处理、载波解映射；1.6，快速傅立叶变换校正单元，基于FFT的时间抽取算法，对分块处理的快速傅立叶变换数据进行校正，获得高阶快速傅立叶变换结果；1.7，码块级处理单元，用于完成信道数据块的处理，所述处理包括上行链路的加扰、信道编码、调制映射、码扩、扩频、信道合成，以及下行链路的信道估计、信道检测、频偏纠正、调制解映射、信道译码、解扰；1.8，存储器单元，用作数据分集单元、符号级处理单元、快速傅立叶变换校正单元、码块级处理单元之间的数据交换缓存。...

【技术特征摘要】
1.一种支持多芯片架构的基带信号处理器，其特征在于，所述基带信号处理器包括：1.1，主控制单元，用于控制调度基带信号处理器中的各个单元，通信协议消息处理，以及控制外设单元；1.2，射频接口单元，与数据分集单元相连，用于和外部的射频设备进行通信，向射频设备提供需要发送的基带采样数据，接收射频设备输出的基带采样数据；1.3，数据分集单元，与芯片互联接口单元、射频接口单元和符号级处理单元相连，用于各个基带信号处理器之间的交换数据、控制参数、反馈参数的收集打包和拆包分发，所述交换数据包括射频接口单元和符号级处理单元之间的基带采样数据，符号级处理单元和快速傅立叶变换校正单元之间的时域、频域数据，以及码块级处理单元的输入输出数据；所述交换数据在各个基带信号处理器之间被交换；1.4，芯片互联接口单元，与所述数据分集单元相连，用于基带信号处理器间的高速数据交换和必要的握手信号的交互；1.5，符号级处理单元，与所述数据分集单元和快速傅立叶变换校正单元相连，用于完成基带符号级的处理，所述处理包括上行链路的载波映射、多天线发送处理、反快速傅立叶变换、增益控制、成形滤波，以及下行链路的去直流、频偏纠正、快速傅立叶变换、多天线接收处理、载波解映射；1.6，快速傅立叶变换校正单元，连接于所述符号级处理单元和码块级处理单元之间，用于基于FFT的时间抽取算法，对分块处理的快速傅立叶变换数据进行校正，获得高阶快速傅立叶变换结果；1.7，码块级处理单元，与所述快速傅立叶变换校正单元相连，用于完成信道数据块的处理，所述处理包括上行链路的加扰、信道编码、调制映射、码扩、扩频、信道合成，以及下行链路的信道估计、信道检测、频偏纠正、调制解映射、信道译码、解扰；1.8，存储器单元，用作数据分集单元、符号级处理单元、快速傅立叶变换校正单元、码块级处理单元之间的数据交换缓存。2.一种权利要求1所述的基带信号处理器，其特征在于：所述基带信号处理器具备主设备和从设备两种工作模式。3.一种权利要求2所述的基带信号处理器，其特征在于：所述芯片互联接口单元采用基于双倍数率的并行总线接口。4.一种权利要求2所述的基带信号处理器，其特征在于：所述芯片互联接口单元采用高速互联接口，配合交互握手信号，实现芯片间高速互联。5.一种权利要求1所述的基带信号处理器，其特征在于：所述基...

【专利技术属性】
技术研发人员：王松，詹志勇，
申请(专利权)人：北京信威通信技术股份有限公司，
类型：发明
国别省市：北京;11