一种LDPC编码方法及装置制造方法及图纸

本发明专利技术公开了一种LDPC编码方法及装置，其中本发明专利技术LDPC编码方法包括：将待编码数据进行串并变换后，形成包括第一至第N路数据的N路并行数据；包括第一随机存取存储器RAM1至第N随机存取存储器RAMn的N个RAM分别利用所述N路并行数据和从母码矩阵依次读出的编码信息位部分的值，执行各自所有存储单元的数据更新处理；在完成RAM1至RAMn的所有存储单元数据更新处理之后，对依次从RAM1至RAMn中读出的数据进行求和运算，并将每次求和运算的数据分别写入RAMn和第N+1个随机存取存储器RAMn+1中；对RAM1至RAMn+1的数据进行逻辑运算，得到其值为校验位的数据。本发明专利技术可以大大提高系统吞吐量。

【技术实现步骤摘要】
—种LDPC编码方法及装置
本专利技术涉及微波通讯领域调制解调中的低密度奇偶校验码(LDPC)，特别涉及通过硬件实现编码的一种LDPC编码方法及装置。
技术介绍
微波通信与光纤通信、卫星通信一起被称为现代通信传输的三大主要手段。微波通信一般采用点对点的传输方式，目前主要应用于2G/3G移动的承载网络，为移动运营商提供语音和数据业务的传输，具有传输容量大，长途传输质量稳定，投资少，建设周期短，维护方便等特点。微波通讯中的编码方案采用LDPC编码来实现。LDPC码于1962年由Gallager提出，是一类由稀疏校验矩阵定义的线性分组码，其迭代译码算法简单，具有逼近香农限的性能。从被MacKay和Neal于1995年重新发现至今，LDPC码的理论研究和实际应用都取得了很大进展。目前，在很多通信系统的标准如DVB-S2, WiMAX, IEEE 802.3an, DMB-TH 中均采用了 LDPC 码。最初的LDPC码编码算法与普通的分组码一样，先通过高斯消去法将校验矩阵转换成生成矩阵，然后用信息序列与生成矩阵相乘来得到码字。但基于高斯消去的传统编码算法需要大量的存储空间，实现复杂度较高，在中长码长时不易实现。为了降低LDPC码的编码复杂度，可采用半随机LDPC码，其编码器结构简单，同时参数选择也很灵活。由此产生了一种编码复杂度与码长成线性关系的有效编码算法，它通过预处理将校验矩阵化简成为下三角或近似下三角的形式，然后直接利用校验矩阵实现近似线性编码，但该算法所需存储单元过多限制了它的应用。另一种利用移位寄存器的QC-LDPC编码算法，其校验矩阵具有循环或准循环结构，大幅度降低了编码器所需要的存储单元，可以用移位寄存器来实现线性复杂度编码。但该算法需要使用大量的移位寄存器，从而增加了该编码器的面积和功耗等，大大限制了它的使用范围。
技术实现思路
本专利技术的目的是提供一种LDPC编码方法，用于解决传统的LDPC编码器结构复杂，消耗资源比较大，不能支持多种场合的使用的技术问题。本专利技术的另一目的是提供一种实施上述方法的一种LDPC编码装置。根据本专利技术的第一方面，本专利技术的一种LDPC编码方法包括以下步骤:将待编码数据进行串并变换后，形成包括第一至第N路数据的N路并行数据；包括第一随机存取存储器RAM1至第N随机存取存储器RAMn的N个RAM分别利用所述N路并行数据和从母码矩阵依次读出的编码信息位部分的值，执行各自所有存储单元的数据更新处理；在完成RAM1至RAMn的所有存储单元数据更新处理之后，对依次从RAM1至RAMn中读出的数据进行求和运算，并将每次求和运算的数据分别写入RAMn和第N+1个随机存取存储器RAMn+1中；对RAM1至RAMn+1的数据进行逻辑运算，得到其值为校验位的数据；其中，N是大于等于I的整数。优选地，所述母码矩阵的编码信息位部分的第一行数据至第N行数据分别对应于RAM1至RAMn的初始地址。优选地，所述RAM1至RAMn的所有存储单元数据更新处理是并行完成的。优选地，对于RAM1至RAMn中任一个随机存取存储器RAMk,执行其所有存储单元的数据更新处理包括:读取母码矩阵的编码信息位部分的第k行第一个数据，得到RAMk的初始地址，再从该初始地址对应的存储单元中读出一个数据，并将该读出的数据与到来的N路数据中第k路数据进行异或运算后更新其存储单元数据；通过将RAMk地址加I，对RAMk中下一个存储单元进行与上一个存储单元相同的数据更新处理，直至完成RAM-k所有存储单元针对母码矩阵编码信息位部分第k行第一个数据的数据更新处理；此后，按序逐一读出母码矩阵的编码信息位部分的第k行的其他数据，按照RAMk所有存储单元针对上述第k行第一个数据的数据更新处理方式，反复更新RAM-k所有存储单元的数据，直至读出所述k行中最后数据，完成RAM-k所有存储单元的最后数据更新处理；其中k是大于等于I且小于等于N的整数。优选地，所述的对RAM1至RAMn+1的数据进行逻辑运算得到其值为校验位的数据包括:对每次写入中的数据分别进行异或运算，得到其值为第一组校验位P(O)的数据。优选地，所述的对RAM1至RAMn+1的数据进行逻辑运算得到其值为校验位的数据还包括:当所述P(O)输出之后，依次读取RAMn+1和RAM1中的数据并进行异或运算后，写入RAMl中，并输出该异或运算的值，直至RAMn+1和RAM1中所有存储单元中的数据均读取完毕，并完成异或运算，由此得到其值为第二组校验位P (I)的数据。优选地，所述的对RAM1至RAMn+1的数据进行逻辑运算得到其值为校验位的数据还包括:按照对依次读取的RAMn+1和RAM1的数据进行处理以得到第二组校验位P(I)的方式，对依次读取的RAM1和RAM2的数据，RAM2和RAM3的数据，直至RAMn+1和RAMn的数据进行相同的处理，分别得到第三组校验位P (2)、第四组校验位P (3)，直至第N组校验位P (N-1)。此外，本专利技术还可以根据编码码率与母码矩阵码率的关系，确定读取母码矩阵的编码信息位部分数据的个数，和确定输入第一组至第N组校验位中的一组校验位还是多组校验位。根据本专利技术第二方面，本专利技术的一种LDPC编码装置包括:串并变换模块，用于将待编码数据进行串并变换，形成包括第一至第N路数据的N路并行数据；与用来编码的母码矩阵的N行一一对应的N个RAM，包括第一随机存取存储器RAM1至第N随机存取存储器RAMn ；RAM数据更新模块，用于分别利用从母码矩阵依次读出的编码信息位部分的值和所述N路并行数据，对RAM1至RAMn所有存储单元的进行数据更新处理校验位生成模块，用于在完成RAM1至RAMn的所有存储单元更新处理之后，对依次从RAM1至RAMn中读出的数据进行求和运算，并将每次求和运算的数据分别写入RAMn和第N+1个随机存取存储器RAMn+1中，然后对RAM1至RAMn+1的数据进行逻辑运算，得到其值为校验位的数据；其中，N是大于等于I的整数。优选地，所述的校验位获取模块包括:对依次从RAM1至RAMn中读出的数据进行求和运算的求和运算子模块；对RAM1至RAMn+1的数据进行异或运算以便得到其值为校验位的数据的异或运算子模块。相对于现有技术，本专利技术的通过迭代访问RAM来实现LDPC编码校验位的计算LDPC编码方法及装置具有如下技术效果:1、吞吐量大。编码器的吞吐量与并行度有关，并行度越高，吞吐量越大。并且没有数据交织计算的时间，所以省略了数据交织时所需要的时间间隔。一个码块长度的数据可以连续输入，而不需要等待，并能够实时输出，大大提高了系统吞吐量。能够满足高吞吐量的需求和高速数据传输的需求；2、延迟小。信息位一方面不需要进行存储，可以直接输出，节省了信息交织的时间，极大的减小了编码器信息位的延迟。另一方面输入的数据直接用于校验位的计算，保证校验位的及时输出。3、结构简单，占用资源小。只需要若干个小尺寸的RAM单元、一些寄存器和选择器，采用迭代访问存储器的方法来实现LDPC编码，而不需要移位寄存器进行移位后再写入RAM的操作。4、通用性比较好，能够支持不同行列类型的母码矩阵的扩展码的计算，并能够支持多种码率的LDPC编码，而不需要另外增加控制电路。若母码本文档来自技高网...

【技术保护点】
一种LDPC编码方法，其特征在于，包括以下步骤：将待编码数据进行串并变换后，形成包括第一至第N路数据的N路并行数据；包括第一随机存取存储器RAM1至第N随机存取存储器RAMn的N个RAM分别利用所述N路并行数据和从母码矩阵依次读出的编码信息位部分的值，执行各自所有存储单元的数据更新处理；在完成RAM1至RAMn的所有存储单元数据更新处理之后，对依次从RAM1至RAMn中读出的数据进行求和运算，并将每次求和运算的数据分别写入RAMn和第N+1个随机存取存储器RAMn+1中；对RAM1至RAMn+1的数据进行逻辑运算，得到其值为校验位的数据；其中，N是大于等于1的整数。

【技术特征摘要】
1.一种LDPC编码方法，其特征在于，包括以下步骤: 将待编码数据进行串并变换后，形成包括第一至第N路数据的N路并行数据； 包括第一随机存取存储器RAM1至第N随机存取存储器RAMn的N个RAM分别利用所述N路并行数据和从母码矩阵依次读出的编码信息位部分的值，执行各自所有存储单元的数据更新处理； 在完成RAM1至RAMn的所有存储单元数据更新处理之后，对依次从RAM1至RAMn中读出的数据进行求和运算，并将每次求和运算的数据分别写入RAMn和第N+1个随机存取存储器RAMn+1 中； 对RAM1至RAMn+1的数据进行逻辑运算，得到其值为校验位的数据； 其中，N是大于等于I的整数。2.根据权利要求1所述的方法，其特征在于，所述母码矩阵的编码信息位部分的第一行数据至第N行数据分别对应于RAM1至RAMn的初始地址。3.根据权利要求2所述的方法，其特征在于，RAM1至RAMn的所有存储单元数据更新处理是并行完成的。4.根据权利要求3所述的方法，其特征在于，对于RAM1至RAMn中任一个随机存取存储器RAMk,执行其所有存储 单元的数据更新处理包括: 读取母码矩阵的编码信息位部分的第k行第一个数据，得到RAMk的初始地址，再从该初始地址对应的存储单元中读出一个数据，并将该读出的数据与到来的N路数据中第k路数据进行异或运算后更新其存储单元数据； 通过将RAMk地址加1，对RAMk中下一个存储单元进行与上一个存储单元相同的数据更新处理，直至完成RAM-k所有存储单元针对母码矩阵编码信息位部分第k行第一个数据的数据更新处理； 此后，按序逐一读出母码矩阵的编码信息位部分的第k行的其他数据，按照RAMk所有存储单元针对上述第k行第一个数据的数据更新处理方式，反复更新RAM-k所有存储单元的数据，直至读出所述k行中最后数据，完成RAM-k所有存储单元的最后数据更新处理； 其中k是大于等于I且小于等于N的整数。5.根据权利要求1所述的方法，其特征在于，所述的对RAM1至RAMn+1的数据进行逻辑运算得到其值为校验位的数据包括: 对每次写入RAMn和RAMn+1中的数据分别进行异或运算，得到其值为第一组校验位P (O)的数据。6.根据权利要求5...

【专利技术属性】
技术研发人员：张兵峰，
申请(专利权)人：中兴通讯股份有限公司，
类型：发明
国别省市：