【技术实现步骤摘要】
—种用于处理器中的指令取得装置及其处理器
本专利技术涉及处理器，更具体地说，涉及一种用于处理器中的指令取得装置及其处理器。
技术介绍
—个典型的指令执行流水线包括一个指令流出阶段(instruction issuestage)，在该阶段中，需要在得知一个指令是否可以输出之前检查其是否存在数据冲突(data hazard)。这种检查通常使时序变得复杂并可能带来时间上的临界性。在超标量(super-scalar)设计中，一个能够取得多条指令并存储的指令缓冲单元可以在一定程度上减少上述问题。但是，在这种情况下，需要再次由该指令缓冲单元中读出其不久之前得到并存储的指令，这需要花费一定的时间，特别是在寻址上。因此，这种加入一个指令缓冲单元的结构虽然使得时序较为简单且不会带来时间上的临界性，但是其实现指令的时间较长。
技术实现思路
本专利技术要解决的技术问题在于，针对现有技术的上述实现指令的时间较长的缺陷，提供一种实现指令的时间较短的用于处理器中的指令取得装置及其处理器。本专利技术解决其技术问题所采用的技术方案是:构造一种用于处理器中的指令取得装置，包括指令缓存单元、...
【技术保护点】
一种用于处理器中的指令取得装置，其特征在于，包括指令缓存单元、指令缓冲单元、指令窗口和指令实现逻辑单元；所述指令缓存单元用于存储指令并将其存储的指令按顺序传输到所述指令缓冲单元；所述指令缓冲单元将当前需要执行的、所述指令实现逻辑单元一次取指取得数量的指令传输到所述指令窗口中存储；所述指令实现逻辑单元由所述指令窗口中取得指令并处理，使其得到输出和执行；所述指令实现逻辑单元还将当前执行指令的读指针和写指针返回到所述指令缓冲单元。
【技术特征摘要】
1.一种用于处理器中的指令取得装置，其特征在于，包括指令缓存单元、指令缓冲单兀、指令窗口和指令实现逻辑单兀；所述指令缓存单兀用于存储指令并将其存储的指令按顺序传输到所述指令缓冲单元；所述指令缓冲单元将当前需要执行的、所述指令实现逻辑单元一次取指取得数量的指令传输到所述指令窗口中存储；所述指令实现逻辑单元由所述指令窗口中取得指令并处理，使其得到输出和执行；所述指令实现逻辑单元还将当前执行指令的读指针和写指针返回到所述指令缓冲单元。2.根据权利要求1所述的用于处理器中的指令取得装置，其特征在于，所述指令缓存单元还与所述指令窗口连接，所述指令缓冲单元未存储指令时，所述指令缓存单元直接输出指令到所述指令窗口。3.根据权利要求2所述的用于处理器中的指令取得装置，其特征在于，所述指令缓存单元通过读取所述指令实现逻辑单元输出到所述指令缓冲单元的读指针的值来判断所述指令缓冲单元是否存储有指令。4.根据权利要求3所述的用于处理器中的指令取得装置，其特征在于，所述...
【专利技术属性】
技术研发人员：梅思行，劳咏仪，
申请(专利权)人：深圳中微电科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。