一种容量为64M×32bit的立体封装DDR1存储器制造技术

本实用新型专利技术涉及一种容量为64M×32bit的立体封装DDR1存储器，包括两个容量为64M×16bit的DDR1芯片，其特征在于，还包括从下至上进行堆叠的一个引线框架层和两个芯片层，引线框架层上设有用于对外连接的引脚，两个DDR1芯片分别一一对应地设置在两个芯片层上；所述堆叠的一个引线框架层和两个芯片层经灌封、切割后在周边上露出电气连接引脚，并在外表面设有镀金连接线；镀金连接线将所述一个引线框架层和两个芯片层上露出的电气连接引脚进行对应连接，引线框架层的引脚作为对外接入信号与对外输出信号的物理连接物。本实用新型专利技术能相对降低占用印刷电路板的平面空间。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
—种容量为64MX32bit的立体封装DDR1存储器【
】本技术涉及存储设备，尤其涉及一种容量为64MX32bit的立体封装DDRl存储器。【
技术介绍
】目前，很多印刷电路板(PCB)上都需要装有DDRl芯片(DDR1:双速率动态随机数据存储器)，由于每一 DDRl存储芯片的容量有限，如果在某一应用是要使用很大的DDRl存储空间，那么就要扩充印刷电路板的面积，然后在上面贴置多个DDRl芯片。由于在一些特定场所，对某些使用印刷电路板的设备所占用的平面空间有一定的限制，可能就需要降低印刷电路板的平面面积；这样的话，相对较难地扩充DDRl印刷电路板(PCB)上的存储空间。
技术实现思路
本技术要解决的技术问题是提供一种容量为64MX32bit的立体封装DDRl存储器，其能相对降低占用印刷电路板的平面空间。上述技术问题通过以下技术方案实现:一种容量为64MX 32bit的立体封装DDRl存储器，包括两个容量为64MX 16bit的DDRl芯片，其特征在于，还包括从下至上进行堆叠的一个引线框架层和两个芯片层，引线框架层上设有用于对外连接的引脚，两个DDRl芯片分别一一对应地设置在两个芯片层上；所述堆叠的一个引线框架层和两`个芯片层经灌封、切割后在周边上露出电气连接引脚，并在外表面设有镀金连接线；镀金连接线将所述一个引线框架层和两个芯片层上露出的电气连接引脚进行相应连接，引线框架层的引脚作为对外接入信号与对外输出信号的物理连接物。两个DDRl芯片的写信号线、CK时钟、CKE时钟使能信号、BA块选择信号、RAS行地址锁存、CAS列地址锁存分别对应复合，两个DDRl芯片的数据总线并置。由两个容量为64MX 16bit的DDRl芯片之间连接成容量为64MX 32bit的DDRl存储器的技术属于本
人员通常掌握的技术，本技术的创造点是利用二个置放芯片层来置放DDRl芯片，然后通过堆叠、灌封、切割后在外表面设置镀金连接线以将二个芯片层和一个引线框架层的电气连接引脚进行相应连接成一个立体封装DDRl存储器，避免在一个芯片层上进行并置所有DDRl芯片，减少了占用印刷电路板的平面空间，从而减少了印刷电路板的平面空间，尤其适合应用于航空、航天领域。【【附图说明】】图1为本技术的截面图；图2为本技术的二个DDRl芯片连接示意图。【【具体实施方式】】如图1和图2所示，本实施例提供的一种容量为64MX32bit的立体封装DDRl存储器，包括从下至上进行堆叠的一个引线框架层和两个芯片层2、3: —设有用于对外连接的引脚11的引线框架层I，一贴装有DDRl芯片21的放芯片层2，一贴装有DDRl芯片31的放芯片层3 ；DDR1芯片21,31均采用容量为64MX16bit的TS0P-66 (66个引脚)的封装DDRl芯片；堆叠的一个引线框架层和二个芯片层经灌封、切割后在周边上露出电气连接引脚，并在外表面设有镀金连接线；镀金连接线将引线框架层和芯片层上露出的电气连接引脚进行相应连接以形成一个容量为64MX32bit、引脚封装为S0P-86(86个引脚)封装的立体封装DDRl存储器，引线框架层1的引脚11作为立体封装DDRl存储器的对外接入信号与对外输出信号的物理连接物。其中，两个DDRl芯片的写信号线、CK时钟、CKE时钟使能信号、BA块选择信号、RAS行地址锁存、CAS列地址锁存分别对应复合，两个DDRl芯片的数据总线并置。上述立体封装DDRl存储器的制备过程如下:(1)将引脚11焊接在引线框架层1上；将DDRl芯片21、31分别对应地设置在芯片层2、3上；(2)将引线框架层1、芯片层2、芯片层3从下至上进行堆叠；(3)使用环氧树脂对一个引线框架层和二个芯片层进行灌封，对灌封后的一个引线框架层和二个芯片层进行切割，以让一个引线框架层和二个芯片层在各自的周边上露出电气连接引脚；(4)对一个引线框架层和二个芯片层进行表面镀金以形成镀金层，此时，镀金层与二个芯片层在各自的周边上露出的电气连接引脚连接，露出的电气连接引脚之间都相互连接且同时也连接引脚；(5)为了把该分离的信号结点分割开，对镀金层进行表面连线雕刻以形成镀金连接线，镀金连接线将引线框架层和芯片层上露出的电气连接引脚进行相应连接以形成一个容量为64MX32bit、引脚封装为S0P-86(86个引脚)封装的立体封装DDRl存储器，引线框架层I的引脚11作为立体封装DDRl存储器的对外接入信号与对外输出信号的物理连接物。本立体封装DDRl存储器的86个引脚的具体用途如表1。表1引脚的具体用途本文档来自技高网...

【技术保护点】
一种容量为64M×32bit的立体封装DDR1存储器，包括两个容量为64M×16bit的DDR1芯片，其特征在于，还包括从下至上进行堆叠的一个引线框架层和两个芯片层，引线框架层上设有用于对外连接的引脚，两个DDR1芯片分别一一对应地设置在两个芯片层上；所述堆叠的一个引线框架层和两个芯片层经灌封、切割后在周边上露出电气连接引脚，并在外表面设有镀金连接线；镀金连接线将所述一个引线框架层和两个芯片层上露出的电气连接引脚进行对应连接，引线框架层的引脚作为对外接入信号与对外输出信号的物理连接物。

【技术特征摘要】
1.一种容量为64MX 32bit的立体封装DDRl存储器，包括两个容量为64MX 16bit的DDRl芯片，其特征在于，还包括从下至上进行堆叠的一个引线框架层和两个芯片层，引线框架层上设有用于对外连接的引脚，两个DDRl芯片分别一一对应地设置在两个芯片层上；所述堆叠的一个引线框架层和两个芯片层经灌封、切割后在周边上露出电气连接引脚，并在外表面设有镀金连接线；镀金连接...

【专利技术属性】
技术研发人员：王烈洋，黄小虎，蒋晓华，颜军，
申请(专利权)人：珠海欧比特控制工程股份有限公司，
类型：实用新型
国别省市：