一种容量为512M×8bit的立体封装SDRAM存储器制造技术

本实用新型专利技术涉及一种容量为512M×8bit的立体封装SDRAM存储器，包括四个容量为128M×8bit的SDRAM芯片，还包括从下至上进行堆叠的一个引线框架层和四个芯片层，引线框架层上设有用于对外连接的引脚，每个芯片层上置放一个所述SDRAM芯片；所述堆叠的一个引线框架层和四个芯片层经灌封、切割后在周边上露出电气连接引脚，并在外表面设有镀金连接线；镀金连接线将所述一个引线框架层和四个芯片层上露出的电气连接引脚进行相应连接，引线框架层的引脚作为对外接入信号与对外输出信号的物理连接物。本实用新型专利技术能相对降低占用印刷电路板的平面空间。（*该技术在2023年保护过期，可自由使用*）

A stereoscopic memory SDRAM memory with a capacity of 512M * 8bit

The utility model relates to a three-dimensional packaging capacity SDRAM memory 512M * 8bit, including four capacity of SDRAM chip 128M * 8bit, which also include the stack from the bottom of a lead frame layer and four layer chip, a lead frame layer is used for external connection pins, each chip is placed on the floor one of the SDRAM chip; a lead frame layer and the four layer of the chip stacked by potting, after cutting in the perimeter exposed electrical connection pin, and the outer surface is provided with a gold plated connecting wire; the electric connecting lines are plated a lead frame layer and four layer exposed connection chip the corresponding connection pin, pin lead frame layer as a physical external access signal and the output signal of the external connection. The utility model can relatively reduce the occupation of the flat space of the printed circuit board.

【技术实现步骤摘要】
—种容量为512MX8bit的立体封装SDRAM存储器【
】本技术涉及存储设备，尤其涉及一种容量为512MX8bit的立体封装SDRAM存储器。【
技术介绍
】目前，很多印刷电路板(PCB)上都需要装有SDRAM芯片(SDRAM:动态随机数据存储器)，由于每一 SDRAM存储芯片的容量有限，如果在某一应用是要使用很大的SDRAM存储空间，那么就要扩充印刷电路板的面积，然后在上面贴置多个SDRAM芯片。由于在一些特定场所，对某些使用印刷电路板的设备所占用的平面空间有一定的限制，可能就需要降低印刷电路板的平面面积；这样的话，相对较难地扩充SDRAM印刷电路板(PCB)上的存储空间。
技术实现思路
本技术要解决的技术问题是提供一种容量为512MX8bit的立体封装SDRAM存储器。为实现上述目的，本技术提供如下技术方案:一种容量为512MX 8bit的立体封装SDRAM存储器，包括四个容量为128MX8bit的SDRAM芯片，其特征在于，还包括从下至上进行堆叠的一个引线框架层和四个芯片层，弓丨线框架层上设有用于对外连接的引脚，每个芯片层上置放一个所述SDRAM芯片；所述堆叠的一个引线框架层和四个芯片层经灌封、切割后在周边上露出电气连接引脚，并在外表面设有镀金连接线；镀金连接线将所述一个引线框架层和四个芯片层上露出的电气连接引脚进行相应连接，引线框架层的引脚作为对外接入信号与对外输出信号的物理连接物。四个SDRAM芯片的数据总线、地址线、WE写信号线、CLK时钟、CKE时钟使能信号、BA块选择信号、RAS行地址锁存、CAS列地址锁存分别复合，四个SDRAM芯片的片选信号线并置。由四个容量为128MX8bit的SDRAM芯片之间连接成容量为512MX8bit的SDRAM存储器的技术属于本
人员通常掌握的技术，本技术的创造点是利用四个芯片层来置放SDRAM芯片，然后通过堆叠、灌封、切割后在外表面设置镀金连接线以将置芯片的四个芯片层和一个引线框架层的引脚接线连接成一个立体封装SDRAM存储器，通过立体封装方式避免在一个芯片层上进行并置所有SDRAM芯片，减少了占用印刷电路板的平面空间，从而减少了印刷电路板的平面空间，尤其适合应用于航空、航天领域。【【附图说明】】图1为本技术的截面图；图2为本技术的四个SDRAM芯片连接示意图。【【具体实施方式】】如图1和图2所示，本实施例提供的一种容量为512MX8bit的立体封装SDRAM存储器，包括从下至上进行堆叠的一个引线框架层和四个芯片层:一设有用于对外连接的引脚11的引脚芯片层I，一贴装有SDRAM芯片21的芯片层2，一贴装有SDRAM芯片31的芯片层3，一贴装有SDRAM芯片41的芯片层4，一贴装有SDRAM芯片51的芯片层5 ；SDRAM芯片21、31、41、51均采用容量为128MX8bit、TS0P-54(54个引脚)的封装SDRAM芯片；堆叠的一个引线框架层和四个芯片层经灌封、切割后在周边上露出电气连接引脚，并在外表面设有镀金连接线；镀金连接线将芯片层上露出的电气连接引脚进行相应连接以形成一个容量为512MX8bit、引脚封装为TS0P-58 (58个引脚)或TS0P-54 (54个引脚)封装的立体封装SDRAM存储器，引线框架层I的引脚11作为立体封装SDRAM存储器的对外接入信号与对外输出信号的物理连接物。其中，四个SDRAM芯片的数据总线、地址线、WE写信号线、CLK时钟、CKE时钟使能信号、BA块选择信号、RAS行地址锁存、CAS列地址锁存分别复合，四个SDRAM芯片的片选信号线并置。引线框架层和四个芯片层可以采用印刷电路板。上述立体封装SDRAM存储器的制备过程如下:(I)将引脚11焊接在引线框架层I上；将SDRAM芯片21、31、41、51分别——对应地设置在芯片层2、3、4、5上；(2)将引线框架层1、芯片层2、芯片层3、芯片层4、芯片层5从下至上进行堆叠； (3)使用环氧树脂对一个引线框架层和四个芯片层进行灌封，对灌封后的一个引线框架层和四个芯片层进行切割，以让一个引线框架层和四个芯片层在各自的周边上露出电气连接引脚；(4)对一个引线框架层和四个芯片层进行表面镀金以形成镀金层，此时，镀金层与四个芯片在各自的周边上露出的电气连接引脚连接，露出的电气连接引脚之间都相互连接且同时也连接引脚；(5)为了把该分离的信号结点分割开，对镀金层进行表面连线雕刻以形成镀金连接线，镀金连接线将引线框架层和芯片层上露出的电气连接引脚进行关联连接以形成一个容量为512MX8bit、引脚封装为TS0P-58 (58个引脚)或TS0P-54 (54个引脚)封装的立体封装SDRAM存储器，引线框架层I的引脚11作为立体封装SDRAM存储器的对外接入信号与对外输出信号的物理连接物。由于本立体封装SDRAM存储器的引脚有两种，58个引脚的具体用途如表1，54个引脚的具体用途如表2。表1 58引脚的具体用途引脚号I名称~[H [HI引脚号I名称 [HIffil~1 NC 无连接空脚58NC无连接2NC 无连接空脚57NC无连接51本文档来自技高网...

【技术保护点】
一种容量为512M×8bit的立体封装SDRAM存储器，包括四个容量为128M×8bit的SDRAM芯片，其特征在于，还包括从下至上进行堆叠的一个引线框架层和四个芯片层，引线框架层上设有用于对外连接的引脚，每个芯片层上置放一个所述SDRAM芯片；所述堆叠的一个引线框架层和四个芯片层经灌封、切割后在周边上露出电气连接引脚，并在外表面设有镀金连接线；镀金连接线将所述一个引线框架层和四个芯片层上露出的电气连接引脚进行相应连接，引线框架层的引脚作为对外接入信号与对外输出信号的物理连接物。

【技术特征摘要】
1.一种容量为512MX8bit的立体封装SDRAM存储器，包括四个容量为128MX8bit的SDRAM芯片，其特征在于，还包括从下至上进行堆叠的一个引线框架层和四个芯片层，引线框架层上设有用于对外连接的引脚，每个芯片层上置放一个所述SDRAM芯片；所述堆叠的一个引线框架层和四个芯片层经灌封、切割后在周边上露出电气连接引脚，并在外表面设有镀金连接线；镀金连接线将所述一个引线框架...

【专利技术属性】
技术研发人员：王烈洋，黄小虎，蒋晓华，颜军，
申请(专利权)人：珠海欧比特控制工程股份有限公司，
类型：实用新型
国别省市：