输入电路制造技术

组合电路根据第1及第2输入信号来生成第1及第2内部信号。第1主锁存电路有选择地取入扫描输入信号及第1内部信号并加以保持，基于取入并保持的信号来生成第1输出信号及第1中间信号。第1从锁存电路有选择地取入第1中间信号及第2内部信号并加以保持，基于取入并保持的信号来生成第2输出信号及扫描输出信号。减低采用了扫描路径试验方式的半导体集成电路所具备的输入电路的电路规模及耗电。

【技术实现步骤摘要】
【国外来华专利技术】输入电路
本专利技术涉及输入电路，更详细的是涉及采用了扫描路径试验方式的半导体集成电路所具备的输入电路。
技术介绍
作为半导体集成电路的故障诊断方式，公知扫描路径试验方式。在扫描路径试验方式中，通过将存在于半导体集成电路内的触发器(flip flop)串行连接来构成由移位寄存器组成的扫描路径，由此在故障诊断时通过扫描路径将触发器内的数据顺序地移出。在半导体集成电路所包含的存储装置等块中，锁存电路取入输入信号并加以保持。为了适用扫描路径试验方式，作为将锁存电路组装入扫描路径并可观测的方法，公知将锁存电路置换成具备移位功能的扫描触发器电路(例如专利文献I)的方法。【在先技术文献】【专利文献】【专利文献I】JP特开平10-242809号公报`
技术实现思路
在按每条输出信号线将锁存电路置换成扫描触发器电路的情况下(即按每条输出信号线设置了扫描触发器电路的情况下)，电路规模会增大。再有，由于电路的零件件数增加，故耗电增大。另外，作为输出信号线的例子，有供给与写入数据信号相应的电压的写入位线和供给预解码地址信号的预解码地址信号线等。因此，本专利技术在适用扫描路径试验方式的半导体集成电路中既可以抑制故障检测率的下降、又减低电路规模及耗电。依据于本专利技术的I个方面，输入电路具备:组合电路，根据第I及第2输入信号来生成第I及第2内部信号；第I主锁存电路，有选择地取入扫描输入信号及由组合电路生成的第I内部信号并加以保持。另外，基于取入并保持的信号来生成第I输出信号及第I中间信号；和第I从锁存电路，有选择地取入由第I主锁存电路生成的第I中间信号及由组合电路生成的第2内部信号并加以保持。另外，基于取入并保持的信号来生成第2输出信号及扫描输出信号。另外，输入电路也可以还具备第2主锁存电路和第2从锁存电路，组合电路根据第I及第2输入信号，还生成第3及第4内部信号，第2主锁存电路将由第I从锁存电路生成的扫描输出信号作为扫描输入信号来接受，有选择地取入该扫描输入信号及由组合电路生成的第3内部信号并加以保持，基于取入并保持的信号来输出第3输出信号及第2中间信号，第2从锁存电路有选择地取入由第2主锁存电路生成的第2中间信号及由组合电路生成的第4内部信号并加以保持，基于取入并保持的信号来生成第4输出信号及扫描输出信号。依据于本专利技术的其他方面，输入电路具备:组合电路，根据第I及第2输入信号来生成第I及第2内部信号；扫描触发器电路，有选择地取入扫描输入信号及由组合电路生成的第I内部信号并加以保持，基于取入并保持的信号来生成第I输出信号及扫描输出信号；第I锁存电路，取入由组合电路生成的第2内部信号并加以保持，基于取入并保持的第2内部信号来生成第2输出信号。此外，输入电路也可以还具备第2及第3锁存电路，组合电路根据第I及第2输入信号，还生成第3及第4内部信号，第2锁存电路取入由组合电路生成的第3内部信号并加以保持，基于取入并保持的第3内部信号来生成第3输出信号，第3锁存电路取入由组合电路生成的第4内部信号并加以保持，基于取入并保持的第4内部信号来生成第4输出信号。依据于本专利技术的又一其他方面，输入电路具备:输入处理电路，基于第I输入信号来生成第3输入信号，并且基于第2输入信号来生成第4输入信号；第I主锁存电路，有选择地取入扫描输入信号及由输入处理电路生成的第3输入信号并加以保持，基于取入并保持的信号来生成第I内部信号及第I中间信号；第I从锁存电路，有选择地取入由第I主锁存电路生成的第I中间信号及第I输入信号并加以保持，基于取入并保持的信号来生成第2内部信号及扫描输出信号；第2主锁存电路，将由第I从锁存电路生成的扫描输出信号作为扫描输入信号来接受，有选择地取入该扫描输入信号及由输入处理电路生成的第4输入信号并加以保持，基于取入并保持的信号来生成第3内部信号及第2中间信号；第2从锁存电路，有选择地取入由第2主锁存电路生成的第2中间信号及第2输入信号并加以保持，基于取入并保持的信号来生成第4内部信号及扫描输出信号；以及组合电路，根据第I?第4内部信号来生成第I?第4输出信号。根据上述输入电路，与按每条输出信号线来设置扫描触发器电路的情况相比，既能抑制故障检测率的下降、又能削减扫描触发器电路的个数，因此可减低输入电路的电路规模。再有，由于可削减输入电路的零件件数，故可减低输入电路的耗电。【附图说明】图1是表示搭载于SRAM的存储器单元及写入电路的构成例的图。图2是用于对SRAM的写入动作进行说明的图。图3是用于对输入电路中的输入输出关系进行说明的图。图4是表示实施方式I的输入电路的构成例的图。图5是用于对图4所示出的输入电路的动作进行说明的图。图6是用于对输入电路的比较例I进行说明的图。图7是用于对输入电路的比较例I的动作进行说明的图。图8是表示实施方式2的输入电路的构成例的图。图9是用于对图8所示出的输入电路的动作进行说明的图。图10是用于对图8所示出的输入电路的变形例进行说明的图。图11是表示实施方式3的输入电路的构成例的图。图12是用于对输入电路的比较例2进行说明的图。图13是表示实施方式4的输入电路的构成例的图。图14是表示实施方式5的输入电路的构成例的图。图15是表示反馈元件的变形例I的图。图16是表示反馈元件的变形例2的图。【具体实施方式】以下，基于用于例示说明而不是用于限定本专利技术的附图所示的实施方式详细地进行说明。其中，虽然以SRAM (Static Random Access Memory)为例进行说明，但本专利技术也能够应用于其他领域中。再有，在以下的说明中，为了方便说明而有时省略符号末尾([O]或[I]等)。(实施方式I)与扫描路径试验方式对应的输入电路能够用作SRAM的写入数据输入电路。图1表示搭载于SRAM的存储器单元MC及写入电路的构成例。写入电路包括写入数据输入电路10、写入控制电路11和预充电电路12等。在此，参照图2对SRAM的写入动作进行说明。在到写入动作开始为止的期间内，由于字线WL的电压电平及写入控制信号WE的信号电平变成低电平，故存储器单元MC的存取晶体管TAT、TAB及写入控制电路11的写入控制晶体管TWT、TffB为截止状态。另一方面，由于预充电控制信号PC的信号电平变为低电平，故预充电晶体管TPT、TPB为导通状态。由此，位线BL、NBL的电压电平被保持在高电平。若开始写入动作，则预充电控制信号PC的信号电平从低电平向高电平变化，预充电晶体管TPT、TPB变为截止状态。再有，字线WL的电压电平及写入控制信号WE的信号电平从低电平向高电平变化，存取晶体管TAT、TAB及写入控制晶体管TWT、TffB变为导通状态。进而，写入数据输入电路10根据写入数据屏蔽(mask)信号NBE及写入数据信号DI，使写入位线WBL、NWBL的电压电平变化。写入数据屏蔽信号NBE及写入数据信号DI和写入位线WBL、NWBL的真值表如图3。由于写入控制晶体管TWT、TWB为导通状态，故写入位线WBL、NWBL的电压变化被分别传递到位线BL、NBL。再有，由于存取晶体管TAT、TAB为导通状态，故根据位线BL、NBL的电压变动，将位数据(“I”或“O”)写入存储器单元MC中。《输入电路》图4表示实施方式I的输入电路的构成例。图4本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】2011.05.11 JP 2011-1061991.一种输入电路，其具备: 组合电路，根据第I及第2输入信号来生成第I及第2内部信号； 第I主锁存电路，有选择地取入扫描输入信号及由所述组合电路生成的第I内部信号并加以保持，基于取入并保持的信号来生成第I输出信号及第I中间信号；和 第I从锁存电路，有选择地取入由所述第I主锁存电路生成的第I中间信号及由所述组合电路生成的第2内部信号并加以保持，基于取入并保持的信号来生成第2输出信号及扫描输出信号。2.根据权利要求1所述的输入电路，其特征在于， 还具备: 第2主锁存电路；和 第2从锁存电路， 所述组合电路根据所述第I及第2输入信号，还生成第3及第4内部信号， 所述第2主锁存电路接受由所述第I从锁存电路生成的扫描输出信号来作为扫描输入信号，有选择地取入该扫描输入信号及由所述组合电路生成的第3内部信号并加以保持，基于取入并保持的信号来输出第3输出信号及第2中间信号， 所述第2从锁存电路有选择地取入由所述第2主锁存电路生成的第2中间信号及由所述组合电路生成的第4内部信号并加以保持，基于取入并保持的信号来生成第4输出信号及扫描输出信号。3.一种输入电路，其具备:` 组合电路，根据第I及第2输入信号来生成第I及第2内部信号； 扫描触发器电路，有选择地取入扫描输入信号及由所述组合电路生成的第I内部信号并加以保持，基于取入并保持的信号来生成第I输出信号及扫描输出信号；和 第I锁存电路，取入由所述组合电路生成的第2内部信号并加以保持，基于取入并保持的第2内部信号来生成第2输出信号。4.根据权利要求3所述的输入电路，其特征在于， 还具备第2及第3锁存电路， 所述组合电路根据所述第I及第2输入信号，还生成第3及第4内部信号， 所述第2锁存电路取入由所述组合电路生成的第3内部信号并加以保持，基于取入并保持的第3内部信号来生成第3输出信号， 所述第3锁存电路取入由所述组合电路生成的第4内部信号并加以保持，基于取入并保持的第4内部信号来生成第4输出信号。5.根据权利要求1或3所述的输入电路，其特征在于， 所述第I输入信号相当于写入数据信号及写入数据屏蔽信号的一方， 所述第2输入信号相当于所述写入数据信号及所述写入数据屏蔽信号的另一方。6.根据权利要求2或4所述的输入电路，其特征在于， 所述第I及第2输入信号相当...

【专利技术属性】
技术研发人员：小池刚，法邑茂夫，
申请(专利权)人：松下电器产业株式会社，
类型：
国别省市：