抑制由电荷泵引起的模拟前端噪声的装置和系统制造方法及图纸

本发明专利技术涉及一种用于例如模拟前端（AFE）的电荷泵（409），其和对光信号采样的采样器（419）共享驱动器逻辑组件（401）的单个时钟，所述采样器（419）包括黑采样器（420）；视频采样器（440）；以及模拟-数字转换器（430）。单个时钟（406）提供用于电荷泵逻辑组件（405）和采样逻辑组件（407）两者的时钟信号，这两者进而为系统（400）的其他组件提供时钟信号。

【技术实现步骤摘要】
【国外来华专利技术】抑制由电荷泵引起的模拟前端噪声的装置和系统
本申请涉及模拟前端(“AFE”)中的噪声抑制，尤其涉及AFE中电荷泵的时钟引起的噪声抑制。
技术介绍
电荷泵可以提供驱动各个电路组件的外部电容的高上升/下降速率(例如，大约3.3伏/纳秒)轨到轨时钟信号。在常规系统中，印刷电路板(“PCB”)上避免电荷泵时钟开关噪声(尤其是通过称为“地反弹(groundbounce)”现象以及其他形式的电磁放电)电耦合到其他敏感的传感器输入端的积极接地和屏蔽设计策略是优选的。对于视频输入端、复位电平钳位(“RLC”)，模拟-数字转换器(“ADC”)参考引脚，地反弹是特别有问题的。然而，作为补偿考虑，成本推动型的PCB设计，例如带有耦合电荷泵的“扫描头”可以使用单一接地面。由于这样的考虑对PCB和电路的几何形状的限制，通常会阻碍性能。因此，即使电荷泵可以在电路芯片上与敏感模拟电路物理隔离，由于像通过地反弹外部电耦合的这些因素，电荷泵的开关噪声可以轻易恶化AFE的信噪比(“SNR”)。在一个初始实施中，当电荷泵启用时，可以发现AFE的SNR从62dB恶化到40dB。进一步调查，其涉及改变AFE采样速率，显示ADC转换数据上的噪声是电荷泵时钟与AFE采样频率之间的中间调制产品。通过观察，电荷泵时钟边缘已经被不同耦合到视频输入端，RLC信号，以及AFE参考信号，所以这个结论得到支持。减少电荷泵的噪声的一个途径是增加电荷泵的上升/下降时间，例如从1纳秒(“ns”)到3ns。已经发现这种增加未提供SNR的明显改善。而且，由于最低时钟的上升/下降时间取决于电荷泵的效率和导通(shoot-through)条件，因此在电路芯片上的进一步增加实际上是不可能的。因此，存在对使用电荷泵的AFE中噪声抑制的需要，所述噪声抑制解决与AFE和电荷泵关联的上述至少某些问题。
技术实现思路
第一方面提供一种装置，其包括：电荷泵，对光信号采样的采样器，所述采样器包括：黑采样器(blacksampler)；视频采样器；以及模拟-数字转换器。第一方面进一步提供单个时钟，其被耦接并提供时钟信号到：a)被耦接到电荷泵的电荷泵逻辑组件；以及b)被耦接到对光信号采样的采样器的采样器逻辑组件。第二方面提供一种系统，其包括：电荷泵，所述电荷泵包括：第一开关的第一栅极，第二开关的第二栅极；第三开关的第三栅极；以及第四开关的第四栅极。第二方面进一步提供对光信号采样的采样器，所述采样器包括：黑采样器；视频采样器；以及模拟-数字转换器。单个时钟被耦接到：a)通过第一时钟信号线到第一栅极，通过第二时钟信号线到第二栅极，通过第三时钟信号线到第三栅极；以及通过第四时钟信号线到第四栅极；以及b)对光信号采样的采样器。第一时钟信号线的第一时钟信号的上升沿和第二时钟信号线的第二时钟信号的下降沿，每个与被耦接到ADC的ADC线的模拟-数字时钟信号的下降沿对齐。第三方面提供一种系统，其包括：电荷泵，所述电荷泵包括：第一开关的第一栅极；第二开关的第二栅极；第三开关的第三栅极；以及第四开关的第四栅极。提供了用于对光信号采样的采样器，所述采样器包括：黑采样器；视频采样器；以及模拟-数字转换器。单个时钟被耦接到：a)电荷泵逻辑组件，所述电荷泵逻辑组件被耦接到：通过第一时钟线到第一栅极；通过第二时钟线到第二栅极；通过第三时钟线到第三栅极；以及通过第四时钟线到第四栅极；b)采样器；以及c)ADC。第一时钟线的第一时钟信号的下降沿；以及第二时钟线的第二时钟信号的上升沿两者都和视频采样时钟信号的上升沿对齐。附图说明参考随附绘图描述例子实施例，其中：图1示出已有技术的重叠电荷泵信号的时序图；图2示出已有技术的AFE相关的双采样信号的时序图；图3A示出根据第一方面电荷泵时钟与视频采样上升沿对齐的时序图；图3B示出根据第一实施例的系统视图，所述系统包括被耦接到电荷泵的单个时钟驱动器逻辑组件，以及黑采样器，视频采样器和ADC；图3C示出用于图3B的电荷泵逻辑组件的电荷泵状态机的视图；图4示出根据第二方面电荷泵时钟与ADC时钟信号下降沿对齐的时序图；以及图5示出使用单个逻辑组件和不使用单个逻辑组件以驱动电荷泵和AFE两者的AFE噪声性能的曲线图。具体实施方式图1示出用于电荷泵的多个已有技术的重叠电荷泵时钟信号的时序图100。如图1所示，电荷泵可以由两个重叠电荷泵时钟信号支配。如图1所示，在一个实施例中，在操作期间，电荷泵的每个周期具有两个死区时间(dead-time)：第一死区时间110和第二死区时间120。第一死区时间110是从CLK1的上升沿115到CLK2的上升沿117的三个时钟周期，其中在所述第一死区时间110中，CLK1为高，而CLK2为低，第二死区时间120是从CLK2的下降沿125到CLK1的下降沿127的五个时钟周期，其中在所述第二死区时间120中，CLK1为高，而CLK2为低。一旦所述电荷泵被完全启用，这些已有技术的时钟信号是连续的，并且保持启用，直到所述电荷泵被禁用。图2示出已有技术的AFE相关的双采样信号的时序图200。已有技术AFE使用AFE状态机(未示出)控制三个时钟信号：黑采样时钟信号210，视频采样时钟信号220，以及ADF采样时钟信号230。黑采样时钟信号210和视频采样时钟信号220用于给定光信号的相关双采样(“CDS”)。图3A示出根据第一方面电荷泵时钟与视频采样上升沿对齐的时序图300。在时序图300中，通过CCD采样的使用，黑采样时钟信号的下降沿310和视频采样时钟信号的下降沿320、325被用于对黑信号电平与视频信号电平之间的差异采样。这种差异作为模拟输入信号被施加给ADC(未示出)，以及接着生成数字转换数据。在时序图300中，为了改善AFE性能，所述时序使得电荷泵的开关噪声在被采样光信号的读数上被抑制，尤其是在黑采样时钟信号的下降沿310和视频采样时钟信号的下降沿320、325上的读数或接近黑采样时钟信号的下降沿310和视频采样时钟信号的下降沿320、325的读数。在时序图300中，在模拟-数字时钟信号(“AD2CLK”)的上升沿305、307后，发生模拟-数字转换。在黑采样的下降沿310、315之后多个时钟周期后，A2DCLK的上升沿305、307出现。而且如图3B所示，在A2DCLK的下降沿360、365之前多个时钟周期前，视频采样时钟信号的下降沿320、325出现。在黑采样的下降沿310、315出现后，ADC执行由A2DCLK的上升沿305、307触发的模拟-数字转换。将在下面描述的，例如在系统400的采样逻辑组件405中使用的第一采样状态机可以实施和生成时序图300的黑采样信号、AD2CLK以及视频采样信号。在进一步的实施例中，时钟1信号(“CLK1”)的上升沿330和时钟2信号(“CLK2”)的下降沿340分别与视频采样时钟信号的上升沿350、355对齐。需要注意的是，在某些实施中，“对齐”可以被定义为在对齐的时钟信号的边沿转换之间已经出现的一个时钟周期。在一个实施例中，将在下面讨论的电荷泵时钟状态机，例如图3C的状态机500与实施时序图300的电荷泵时钟信号的第一采样状态机一起使用。时序图300的实施是有利的，因为它提供对黑电平箝位精度十分重要的黑采样的基本宽本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】2011.01.06 US 12/986,0381.一种处理信号的装置，其包括：电荷泵；对光信号采样的采样器，其包括：黑采样器；视频采样器；以及模拟-数字转换器即ADC；以及被耦接到并向下列a)和b)提供时钟信号的单个时钟，其中所述a)是被耦接到所述电荷泵的电荷泵逻辑组件；以及b)是被耦接到对所述光信号采样的所述采样器的采样逻辑组件，其中(i)在第二时钟信号上升之前，第一时钟信号上升三个时钟周期；(ii)所述第二时钟信号在十七个时钟周期为高；(iii)在所述第一时钟信号下降之前，所述第二时钟信号下降五个时钟周期；以及(iv)所述第一时钟信号在十七个时钟周期为低，然后上升，其中，所述第一时钟信号和所述第二时钟信号的时序关系中的至少一些被配置在至少第一电荷泵状态机和第一采样状态机中，以及嵌入在所述采样逻辑组件中的第二采样状态机能够实施和生成黑采样时钟信号、视频采样时钟信号和所述第二时钟信号。2.根据权利要求1所述的装置，其中所述单个时钟、所述电荷泵逻辑组件、所述电荷泵、所述采样逻辑组件以及对所述光信号采样的所述采样器被集成在单个芯片内，并且共享公共电接地。3.根据权利要求1所述的装置，其中所述电荷泵是倍压器。4.根据权利要求1所述的装置，其中对所述光信号采样的所述采样器使用相关的双采样，其包括使用所述视频采样器和所述黑采样器。5.根据权利要求1所述的装置，其中所述单个时钟促使至少五个时钟信号的生成：a)从所述电荷泵逻辑组件到所述电荷泵的第一栅极的所述第一时钟信号；b)从所述电荷泵逻辑组件到所述电荷泵的第二栅极的所述第二时钟信号；c)从所述采样逻辑组件到所述黑采样器的所述黑采样时钟信号；d)从所述采样逻辑组件到所述视频采样器的所述视频采样时钟信号；以及e)从所述采样逻辑组件到所述ADC的ADC时钟信号。6.根据权利要求5所述的装置，其中a)在所述黑采样时钟信号的下降沿之后的多个时钟周期后，所述ADC时钟信号的上升沿出现；以及b)在所述视频采样时钟信号的下降沿之后的多个时钟周期后，所述ADC时钟信号的下降沿出现。7.根据权利要求6所述的装置，其中c)所述第一时钟信号的上升沿和所述视频采样时钟信号的上升沿对齐；以及d)所述第二时钟信号的下降沿和所述视频采样时钟信号的所述上升沿对齐。8.根据权利要求1所述的装置，其中对所述光信号采样的所述采样器使用相关的双采样，所述双采样包括使用所述黑采样器和所述视频采样器。9.一种处理信号的系统，其包括：电荷泵，其具有：第一开关的第一栅极；第二开关的第二栅极；第三开关的第三栅极；以及第四开关的第四栅极；对光信号采样的采样器，所述采样器包括：黑采样器；视频采样器；以及模拟-数字转换器即ADC；单个时钟，所述单个时钟被耦接到：a)电荷泵逻辑组件，所述电荷泵逻辑组件：通过第一时钟信号线耦接到所述第一栅极；通过第二时钟信号线耦接到所述第二栅极，通过第三时钟信...

【专利技术属性】
技术研发人员：S·阿拉斯，G·阿木汗，M·A·拉赫曼，赵晓春，
申请(专利权)人：德克萨斯仪器股份有限公司，
类型：
国别省市：