一种多模块时序控制的嵌入式系统技术方案

本实用新型专利技术提供了一种多模块时序控制的嵌入式系统，包括包括主控芯片、前级功能模块、后级功能模块及开关电路；所述主控芯片包括通用可编程输入输出接口，通过通用可编程输入输出接口耦接所述后级功能模块及所述开关电路；所述开关电路耦接所述前级功能模块；所述后级功能模块耦接所述前级功能模块，可接收所述前级功能模块的输出信号。由于该嵌入式系统所包括的主控芯片通过通用可编程输入输出接口耦接后级功能模块及开关电路，通过开关电路耦接前级功能模块，从而简单可靠的实现相关联功能模块的上电时序控制，确保系统稳定可靠。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术属于嵌入式系统领域，尤其涉及一种多模块时序控制的嵌入式系统。
技术介绍
随着嵌入式系统设备功能越来越复杂，各功能模块之间耦合及关联度也随之提高，因此，相关联模块之间会存在信号冲突的问题，假设A和B分别是某嵌入式系统中的两个功能模块，用以实现不同的功能应用，其中:1)B模块接收A模块的输出信号；2) B模块在上电时需要对B模块的处理器单元进行硬件配置，如设置某些寄存器上电初始状态为高或低，配置其启动时系统状态等；3)很多情况下，上电配置管脚和正常工作时的信号I/O管脚是复用的；在上述三点的约束条件下，则会导致一种情况，即上电时A正常工作输出给B模块的信号，与B模块上电配置脚产生冲突。
技术实现思路
有鉴于此，需要提供一种多模块时序控制的嵌入式系统，可以对相关联功能模块的时序要求进行控制，确保系统稳定可靠。本技术提供一种多模块时序控制的嵌入式系统，包括主控芯片、前级功能模块、后级功能模块及开关电路；所述主控芯片包括通用可编程输入输出接口，通过通用可编程输入输出接口耦接所述后级功能模块及所述开关电路；所述开关电路耦接所述前级功能模块；所述后级功能模块耦接所述前级功能模块，可接收所述前级功能模块的输出信号。较优地，所述主控芯片通过其通用可编程输入输出接口输出复位信号；所述后级功能模块接收所述复位信号进入复位状态；所述开关电路接收所述复位信号，输出关断的开关信号至所述前级功能模块，以使所述前级功能模块进入高阻状态。较优地，所述前级功能模块包括通用可编程输入输出接口，通过其通用可编程输入输出接口接收所述开关电路的开关信号。较优地，所述后级功能模块包括复位接口，通过所述复位接口接收所述主控芯片的复位信号。较优地，所述开关电路包括三极管、场效应管、第一电阻、第二电阻、第三电阻及第四电阻；所述三极管的基极连接所述主控芯片的通用可编程输入输出接口，发射极接地，集电极通过第三电阻串联 第二电阻连接第一电源；所述场效应管的源极连接于所述第一电源、第二电阻之间，栅极连接于第二电阻、第三电阻之间，漏极连接所述前级功能模块并通过第四电阻接地。由于该嵌入式系统所包括的主控芯片通过通用可编程输入输出接口耦接后级功能模块及开关电路，通过开关电路耦接前级功能模块，从而简单可靠的实现相关联功能模块的上电时序控制，确保系统稳定可靠。附图说明图1为本技术实施例提供的一种多模块时序控制的嵌入式系统框图；图2为本技术实施例提供的开关电路。具体实施方式为了使本技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本技术，并不用于限定本技术。图1为本技术实施例提供的一种多模块时序控制的嵌入式系统框图。该实施例中以模块A用以说明前级功能模块，模块B用以说明后级功能模块，其中，通用可编程输入输出接口将以 GPIO(General Purpose Input Output)进行说明。如图1所示，多模块时序控制的嵌入式系统100，包括主控芯片110、模块A120、模块B130及开关电路140，主控芯片110包括通用可编程输入输出接口 GP101，通过GPIOl耦接模块B130及开关电路140，通过GPIOl输出信号至模块A120、开关电路140，开关电路140耦接模块A120 ;模块B130耦接模块A120，可接收模块A120的输出信号，即模块A120与模块B130为关联模块。主控芯片110为该嵌入式系统100的中央处理单元，GPIOl是主控芯片110的通用可编程输入输出接口，通过软件配置可以将其设置输出状态为高电平或低电平。该实施例中，模块A120包括通用可编程输入输出接口 GP102，通过GP102接收开关电路140依据主控芯片110GP101的输出信号输出的开关信号。模块B130包括复位接口RESET，通过RESET接收主控芯片110的GPIOl的复位信号。主控芯片110通过其通用可编程输入输出接口 GPIOl输出复位信号，模块B130接收复位信号进入复位状态，开关电路140接收复位信号，输出关断的开关信号至模块A120，以使模块A120进入高阻状态。该实施例中，模块A120包括通用可编程输入输出接口 GP102，通过GP102接收开关电路140的开关信号。模块B130包括复位接口 RESET，通过RESET接收主控芯片110的复位信号。图2为本技术实施例提供的开关电路，以NPN型三极管Ql、PMOS管Q2、第一电源3.3V，并结合图1加以说明。如图所示，开关电路140包括三极管Q1、PM0S管Q2、电阻R1、电阻R2、电阻R3及电阻R4 ;三极管Ql的基极连接主控芯片110的GPIOl，发射极接地，集电极通过电阻R3串联电阻R2连接第一电源3.3V ；PM0S管Q2的源极连接于3.3V电源、电阻R2之间，栅极连接于电阻R2、电阻R3之间，漏极连接模块A120的GP102，并通过电阻R4接地。以下结合上述系统结构，对其工作原理加以说明。该例中以后级功能模块模块B130低电平复位加以说明，主控芯片110通过GPIOl输出复位信号至模块B130，即GPIOl输出低电平，则三极管Ql截止，进而PMOS管Q2截止，则GP102输出使模块A120进入高阻状态，即相当于模块A120与模块B130断路。模块B130在从复位状态进入正常启动后，GPIOl的输出状态由复位状态的低电平转为高电平，则三极管Ql导通，进而PMOS管Q2导通，GP102输出3.3V，模块A120进入正常工作状态，即模块A120与模块B130之间保持通路，模块A120可正常输出信号至模块B130。当前级功能模块及后级功能模块均正常启动后，若后级功能模块因为某种意外情况，如异常中断，非法操作，计数溢出等，需要主控芯片对后级功能模块进行复位，开关模块可以实时检测到主控芯片输出的复位信号，进而对复位的后级功能模块(该实施例中的模块B130)相关联的前级功能模块(该实施例中的模块A120)输出进入高阻状态，有效控制相关联功能模块的时序，避免在复位的后级功能模块进入复位状态期间，前级功能模块依旧正常输出，影响后级功能模块的正常启动。本技术仅通过一个简单的开关电路即可有效监测、控制相关联功能模块的时序而无需增加软件开销，且无需为了时序控制而占用多个GPIO资源。在本技术另一实施例中，如遇到更多的模块在上电给需要有时序控制要求时，即系统至少包括一个前级功能模块和一个后级功能模块，本领域技术人员可参考此方法依此类推实现控制，在此不再赘述。以上所述仅为本技术的较佳实施例而已，并不用以限制本技术，凡在本技术的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本技术的保护范围之内。·权利要求1.一种多模块时序控制的嵌入式系统，其特征在于，包括主控芯片、前级功能模块、后级功能模块及开关电路； 所述主控芯片包括通用可编程输入输出接口，通过通用可编程输入输出接口耦接所述后级功能模块及所述开关电路； 所述开关电路耦接所述前级功能模块； 所述后级功能模块耦接所述前级功能模块，可接收所述前级功能模块的输出信号。2.如权利要求1所述的系统，其特征在于，所述本文档来自技高网...

【技术保护点】
一种多模块时序控制的嵌入式系统，其特征在于，包括主控芯片、前级功能模块、后级功能模块及开关电路；?所述主控芯片包括通用可编程输入输出接口，通过通用可编程输入输出接口耦接所述后级功能模块及所述开关电路；?所述开关电路耦接所述前级功能模块；?所述后级功能模块耦接所述前级功能模块，可接收所述前级功能模块的输出信号。

【技术特征摘要】

【专利技术属性】
技术研发人员：高战，
申请(专利权)人：深圳市同洲电子股份有限公司，
类型：实用新型
国别省市：