提供高完整性处理的方法技术

本发明专利技术名称为“提供高完整性处理的方法”。在具有至少两个冗余处理通道的高完整性处理系统中提供同步和完整性检查的方法，其中每个通道具有应用处理器，其中这些应用处理器采用非锁步配置来运行相同的应用软件，并且输出需要访问可寻址空间的事务。

【技术实现步骤摘要】

技术介绍
计算机处理模块可在源处提供高完整性和高可用性来确保精确地检测和隔离故障并且误报警被最小化。高完整性模块对于飞行器甚至更重要，由此未被迅速和准确检测并且隔离的故障可导致操作困难。对于高完整性处理系统的常规设计需要昂贵的定制电路以便在模块上的两个或更多的微处理器之间实现指令水平的锁步(1ckst印)处理。此外，现代的微处理器不具有由于提高的组件集成和在处理时间中引入变化性的特征而采用锁步运行的能力。
技术实现思路
在一个实施例中，在具有至少两个冗余处理通道(lane)的高完整性处理系统中提供同步和完整性检查的方法(其中每个通道具有应用处理器(AP)，其中这些AP采用非锁步配置来运行相同的应用软件并输出需要访问可寻址空间的事务)，包括输出来自第一AP的第一事务，在执行该第一事务之前将该第一事务存储在第一缓冲器中，输出来自第二AP的第二事务，比较该第一事务和第二事务来确定它们是否匹配，以及当它们匹配时使在它们对应的通道中的第一事务和第二事务的处理生效。附图说明在图中: 图1是根据本专利技术的第一实施例的高完整性处理系统的示意图示。图2A-2D示意地图示根据第二实施例、在高完整性处理系统中提供同步和完整性检查的方法的一部分。图3A-3D示意地图示根据第二实施例、在高完整性处理系统中提供同步和完整性检查的方法的另一部分。图4A-4D示意地图示根据第二实施例、在高完整性处理系统中提供同步和完整性检查的方法的另一部分。图5A-5C示意地图示根据第二实施例、在高完整性处理系统中提供同步和完整性检查的方法的另一部分。图6A-6F示意地图示根据第二实施例、在高完整性处理系统中提供同步和完整性检查的方法的另一部分。图7A-7D示意地图示根据第二实施例、在高完整性处理系统中提供同步和完整性检查的方法的另一部分。图8A-8J示意地图示根据第三实施例、在高完整性处理系统中提供同步和完整性检查的方法的备选部分。具体实施例方式在当前计算的源处的高完整性需要在指令水平采用锁步运行的至少两个处理通道，或至少两个处理通道和监视器。如果在模块的每个处理通道上运行的软件接收相同的输入(数据、中断、时间，等)并且在发送输出之前或在接收新的输入之前对数据执行相同“量”的处理，则每个通道将在没有故障的情况下产生完全相同的输出。一般地，当在模块上运行的软件接收输入时，这些输入在两个通道上必须完全相同并且两个通道必须在它们确切地处于相同的状态时接收这些输入。当在模块上运行的软件发送输出时，来自两个通道的数据在其输出之前必须进行比较。为了确保输出数据比较不失败(因为不正确的状态同步)，对产生输出数据负责的软件的部分在可以比较这些输出并且然后相继传送之前必须在两个通道中达到相同的状态。本专利技术的实施例提供不需要处理器的锁步操作并且允许不同的处理器的同步和完整性检查的方法。图1图示根据本专利技术的第一实施例的高完整性、非锁步处理系统10的非限制性示例，该处理系统10具有第一处理通道12和第二处理通道14，这两个通道是相互冗余的。预想处理系统10可具有更多冗余处理通道，但为了清楚和便于解释将只示出和描述两个冗余处理通道。因为第一处理通道12和第二处理通道14两者都是冗余的，将只描述第一处理通道12的组件。在第二处理通道14中，类似的组件将用增加20的类似数字标识，其中要理解第一处理通道12的类似组件的描述适用于第二处理通道14的组件。第一处理通道12可包括第一 CPU 20，其具有集成AP 22和存储器24。高速接口26可操作地耦合于CPU 20并且提供对其的访问。预想该高速接口 26可以是具有足够带宽的任何接口。作为非限制性示例，高速接口可以是PCI Express。事务存储器28可包括在第一处理通道12中并且可充当缓冲器以及存储对I/O或来自CPU 20和40两者的可寻址空间的访问。这可包括存储读和写访问两者。复制的事务存储器28已经被图示并且可包括在第一处理通道12中用于冗余目的。至少一个数据一致性器(conformer) 30可包括在第一处理通道12中并且可能够比较传入和传出数据来确保其完全相同。已经图示多个数据一致性器30 ;然而，在第一处理通道12中仅一个数据一致性器30是必需的。在第一处理通道12中存在多个数据一致性器30的情况下，数据一致性器30可索引化。在多个数据一致性器的情况下，第一处理通道和第二处理通道12和14两者将具有相同数目的数据一致性器。数据一致性器之间的相互作用仅在相同处理通道的数据一致性器内发生。可包括I/O接口 32并且其可实现到可寻址空间或I/O的连接。处理系统10可能够支持每个AP上的时间和/或空间分区环境。在这样的分区环境中，AP可运行程序/OS的多个分区。对于每个AP上的每个分区期望数据一致性器或单独的事务存储器来避免在分区切换时AP的同步化。此外，AP可支持多核或多线程。对于每个独立核或线程需要数据一致性器或单独的事务存储器。在这样的分区环境中，共享存储器34可包括在第一处理通道12中并且可连接到I/O接口 32。该共享存储器34可包括纠错码(ECC)。这样的共享存储器34可存储需要高完整性的数据，例如分区之间共享的数据。预想共享存储器34可以根据需要的存储器的量而在内部或外部。分区计时器36也可包括在第一处理通道12中并且可能够追踪分区中剩下的时间。可选分区切换DMA 38也可包括在第一处理通道12中并且可能够在分区切换期间检索数据，因此数据立即准备用于应用。然后可从装置直接读取该数据而不必等待I/O访问。分区切换可由CPU 20在分区计时器36终止时发起。为了简化，下列操作论述将限于第一处理通道和第二处理通道12和14，其每个分别只具有单个数据一致性器30和50，并且是非分区环境。处理系统10可执行以下方法方法，其提供具有采用非锁步配置运行相同的应用软件的AP 22和42的同步和完整性检查、并且输出需要访问可寻址空间的事务。该可寻址空间可以是任何适合的空间，其包括(作为非限制性示例)I/O、存储器、或一些其他空间。标志可与事务一起使用来指示关联的过程ID、事务是否应该阻止所有后续事务、比较是否被启用、以及是否访问冗余可寻址空间。一般地，在写操作期间，第一事务可从第一 CPU 20的第一 AP 22输出，该第一事务然后可在执行该第一事务之前存储在第一缓冲器中。来自第二 CPU 40的第二 AP 42的第二事务可输出并且可比较该第一事务和第二事务来确定它们是否匹配。在该第一事务和第二事务匹配的情况下，对对应于该第一事务和第二事务的可寻址空间的访问可生效。在比较该第一事务和第二事务时发现它们不匹配的情况下，错误产生并且不授权对可寻址空间的访问。预想这样的错误可被记录。作为非限制性示例，该错误可记录在存储器中。进一步预想缓冲器可在第一事务和第二事务不匹配时被刷新以便于重启系统。一般地，在读操作期间，第一事务可从第一 CPU 20的第一 AP 22输出，假设不存在到重叠地址的挂起的(pending)写，对对应于第一事务的可寻址空间的访问可生效。来自事务的读数据可被证实、返回第一 CPU并且存储在第二缓冲器中。当第二事务从第二 CPU40的第二 AP 42输出时，读事务被证实并且证实的数据返回第二 CPU。在读数据是本文档来自技高网...

【技术保护点】
一种在具有至少两个冗余处理通道的高完整性处理系统中提供同步和完整性检查的方法，其中每个通道具有应用处理器(AP)，其中所述AP采用非锁步配置来运行相同的应用软件，并且输出需要访问可寻址空间的事务，所述方法包括：输出来自第一AP的第一事务；在执行所述第一事务之前将所述第一事务存储在第一缓冲器中；输出来自第二AP的第二事务；比较所述第一事务和第二事务来确定它们是否匹配；以及当它们匹配时使在它们对应的通道中的所述第一事务和第二事务的处理生效。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：JP范斯滕泽尔，
申请(专利权)人：通用电气航空系统有限责任公司，
类型：发明
国别省市：