低本底αβ测量仪控制装置制造方法及图纸

本实用新型专利技术涉及一种低本底αβ测量仪控制装置，该装置包括核脉冲前置处理单元，基于FPGA/CPLD的主控制计算单元，通信接口单元以及高压和阈值控制单元；基于FPGA/CPLD的主控制计算单元分别与核脉冲前置处理单元、通信接口单元以及高压和阈值控制单元连接，高压和阈值控制单元与核脉冲前置处理单元连接。本实用新型专利技术具有并行高速处理，实时同步处理多路信号，而且扩展方便，集成度高，能减少外围芯片用量，提升稳定性等的多个特点。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种控制装置，特别是一种低本底a β测量仪控制装置。
技术介绍
在核探测
中，探测器可将辐射(粒子束)的能量通过与工作介质的相互作用(如产生光子或电子等)最后转化为快电子信号，再由前端电子学部分进行预处理，包括前置放大，滤波成型、甄别或者采样，转化为数字信号，然后送入控制器部分(CPU或者MCU)进行计算、分析或者记录，控制器部分通常也需要与上位计算机进行通信，交互指令和数据，然后对甄别器进行阈值控制或者采样控制，以及对探测器进行高压控制。在传统的此类低本底a、β测量仪中，电路部分包括前置处理单元，前置处理单元包含放大器、滤波电路和比较器。比较器将处理后的信号转化为数字脉冲，然后通过各种组合门电路和触发器进行甄别，再送入单片机构成的处理器进行分析和计算。单片机和上位计算机通信，交互测量的数据，并与上位机进行控制命令交互，根据控制指令对前置处理单元进行阈值控制，对探测器的进行高压调节控制。这种传统电路结构由单片机作为控制核心，单片机具有编程配置方便，接口丰富等优点，但是单片机是串行操作，同时刻只响应一个中断，即处理一路信号。而且，单片机是通过内部软件程序来对α、β的测量的数据进行计算分析，软件程序有跑飞的可能性，给仪器的测量带来了不稳定因素。目前α、β测量仪器逐步由单通道发展为2通道，4通道以及多通道(>=6通道)，同时处理的信号由以前的2路(单通道)扩展到3路(2通道)，6路(4通道)和多路(多通道)。单片机在串行工作原理下，会有更大的局限，造成更多测量事件的丢失。而且，外围的门电路和触发器电路需要根据通道数的增加而额外增加，使得电路不具备扩展性，并且由于更多的分离电子器件的使用增加仪器整体的故障率，降低整体的稳定性和可靠性。
技术实现思路
本技术提供了一种基于现场可编程门阵列(FPGA)或者复杂可编程逻辑器件(CPLD)的低本底α β测量仪控制装置，该控制装置具有高速并行处理能力，能实时处理多路信号。本技术采用的技术方案为:一种低本底α β测量仪控制装置，包括核脉冲前置处理单元，基于FPGA/CPLD的主控制计算单元，通信接口单元以及高压和阈值控制单元；基于FPGA/CPLD的主控制计算单元分别与核脉冲前置处理单元、通信接口单元以及高压和阈值控制单元连接，高压和阈值控制单元与核脉冲前置处理单元连接。按上述方案，所述的前置处理单元包括前置放大器，滤波电路和幅度甄别电路。其中幅度甄别电路采用比较器或者模数转换器构成，比较器或者模数转换器的阈值通过高压阈值控制单元进行调整控制。按上述方案，所述的基于FPGA/CPLD的主控制计算单元包括通信模块，数据处理模块和阈值高压设置模块，数据处理模块分别与通信模块和阈值高压设置模块连接。数据处理模块通过通信模块与通信接口单元交互命令，并进行命令解析，根据解析结果将设置数据包发送给阈值高压设置模块。按上述方案，所述的通信接口单元为串口收发模块或USB模块或者网络通信模块。基于FPGA/CPLD的主控制计算单元输出的数据包送入串口收发模块或USB模块或者网络通信模块暂存，然后通过通信接口单元与上位机相连，送出数据并交互命令。按上述方案，所述的基于FPGA/CPLD的主控制计算单元还包括综合触发模块，用于对送入信号进行逻辑处理。按上述方案，所述的综合触发模块包括逻辑门和触发器。本技术的工作原理是:基于FPGA/CPLD的主控制计算单元接收由前置处理单元处理后的信号，在内部进入综合触发模块综合分析判断后，进入数据处理模块进行处理，数据处理模块通过通信模块与通信接口单元交互命令，并进行命令解析，根据解析结果将设置数据包发送给阈值高压设置模块。基于FPGA/CPLD的主控制计算单元外部连接阈值和高压控制单元，基于FPGA/CPLD的主控制计算单元通过阈值高压设置模块向阈值和高压控制单元发送控制命令，阈值和高压控制单元实时控制前置处理单元中的比较器的阈值和探测器的高压。本技术的有益效果为:1.本控制装置可以对信号采用并行操作，可以对多路探测器的输出信号进行同步处理，不会丢包，增加测量的准确性。2.本控制装置通过在芯片内部进行编程，融合信号处理，计算，存储，传输，控制等多个模块。可以减少传统电路中过多分离器件的使用，减少系统芯片用量，节约电路板空间，降低由于芯片故障而带来的系统故障率。3.本控制装置中基于FPGA/CPLD的主控制计算单元中FPGA/CPLD可编程的特性可以根据实际探测器的输出信号通路来改变芯片内部电路结构，完成多路信号同步处理的扩展。4.本控制装置采用硬件层级的编程，电路运行稳定性高于基于软件/指令的单片机，不会出现程序运行失控的现象，增加探测系统的稳定性。5.本控制装置中基于FPGA/CPLD的主控制计算单元在内部根据实际需要构建不同的通信收发模块，可以是标准的SPI，串口，USB，I2C等等，也可以是自定义的通信协议，与外部终端/上位机的通信更为方便。附图说明1.图1是本技术一种低本底α、β测量仪控制装置的一个实施例的结构示意图。2.图2是本技术一个实施例的核脉冲前置处理单元结构示意图。3.图3表示本技术一个实施例的基于FPGA/CPLD的主控制计算单元结构示意图。4.图4表示本技术一个实施例的通信接口单元结构示意图。5.图5表示本技术一个实施例的高压和阈值外围控制单元结构示意图。具体实施方式下面通过借助实施例更加详细地说明本技术，但以下实施例仅是说明性的，本技术的保护范围并不受这些实施例的限制。如图1所示，本专利技术主要包括核脉冲前置处理单元100，基于FPGA/CPLD的主控制计算单元200，通信接口单元300，高压和阈值控制单元400。如图2所示，所述的核脉冲前置处理单元100由多个相同的并行处理模块组成，每个模块中均包含无源滤波器110，前置放大器120，阈值甄别器组成130。将每一路输入的核脉冲先通过无源滤波器110进行低通滤波，减少高频噪声，平滑波形，然后送入前置放大器120进行放大，最后将放大的波形送入阈值甄别器130进行甄别判断。多路核脉冲经过多个并行的处理模块，最后输出为多路TTL电平脉冲。如图3所示，所述的基于FPGA/CPLD的主控计算单元200，采用Altera的CPLD器件MaxII EPM570，通过硬件编程，在芯片内部构造了综合触发模块210，数据处理模块220，通信模块230，阈值高压设置模块240。多路TTL电平脉冲输入到CPLD中，进入综合触发模块210，多路信号在此综合分析判断，产生综合之后的多路脉冲。多路脉冲再进入数据处理模块220，数据处理模块内部能同步的对多路信号进行并行处理，测量计数，并将各路计数分别并行同步存储在各自寄存器中。CPLD中的通信模块230采用串口收发协议，与外部通信接口单元300连接并交互数据，将所有寄存器中的数据按照一定格式打包，按照一定的时序发送出去。CPLD中的数据处理模块220也通过通信模块230与外部通信接口交互命令，在内部进行命令解析，并根据解析结果将设置数据包发送给阈值高压设置模块240。所述的阈值高压设置模块240接收到设置数据包后，通过SPI接口发送特殊数据结构的控制命令包给外部高压和阈值控制单元40本文档来自技高网...

【技术保护点】
一种低本底αβ测量仪控制装置，其特征在于：包括核脉冲前置处理单元，基于FPGA/CPLD的主控制计算单元，通信接口单元以及高压和阈值控制单元；基于FPGA/CPLD的主控制计算单元分别与核脉冲前置处理单元、通信接口单元以及高压和阈值控制单元连接，高压和阈值控制单元与核脉冲前置处理单元连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：张博，张晶，陈阳，秦家宝，
申请(专利权)人：湖北方圆环保科技有限公司，
类型：实用新型
国别省市：