A/D数据采集接口电路制造技术

本发明专利技术涉及一种A/D数据采集接口电路。在FPGA系统中，实现对外部A/D数据采集电路的控制接口逻辑，采用将NIOS处理器作为一个主控制器，通过编写程序来控制数据转换电路，由于NIOS处理器的工作频率相对于外部设备来说要高出许多，造成CPU资源极大的浪费。本发明专利技术包括数据处理电路、数据接口、数据采集控制逻辑电路、A/D转换电路，数据处理电路通过数据接口与数据采集控制逻辑电路连接，A/D转换电路与数据处理电路连接并且通过数据接口与AVALON总线连接。本发明专利技术可以不间断无数据丢失的进行数据采集，CPU可以主动的读取数据，也可以在数据处理单元检测到外部异常信号时被动的获取数据，并且CPU读取数据的操作极其简单，运行时只占用很少的CPU资源。

【技术实现步骤摘要】

本专利技术涉及一种A/D数据采集接口电路。
技术介绍
在FPGA系统中，实现对外部A/D数据采集电路的控制接口逻辑，由于其逻辑功能不是很复杂，因此可采用自定义的方式，采用将NIOS处理器作为一个主控制器，通过编写程序来控制数据转换电路，由于NIOS处理器的工作频率相对于外部设备来说要高出许多，造成(PU资源极大的浪费。
技术实现思路
本专利技术所解决的技术问题是提供一种通过外部电路而实现的，容易满足要求、又能节约资源，提高系统性能A/D数据采集接口电路。为解决上述的技术问题，本专利技术采取的技术方案: 一种A/D数据采集接口电路，其特殊之处在于:包括数据处理电路、数据接口、数据采集控制逻辑电路、A/D转换电路，数据处理电路通过数据接口与数据采集控制逻辑电路连接，A/D转换电路与数据处理电路连接并且通过数据接口与AVALON总线连接。上述的A/D转换电路采用ADC0804型号。与现有技术相比，本专利技术可以不间断无数据丢失的进行数据采集，CPU可以主动的读取数据，也可以在数据处理单元检测到外部异常信号时被动的获取数据，并且CPU读取数据的操作极其简单，运行时只占用很少的CPU资源。附图说明图1为本专利技术的电路框图。具体实施例方式下面结合附图和具体实施方式对本专利技术进行详细说明。参见图1，本专利技术包括数据处理电路1、数据接口 2、数据采集控制逻辑电路3、A/D转换电路4，数据处理电路I通过数据接口 2与数据采集控制逻辑电路3连接，A/D转换电路4与数据处理电路I连接并且通过数据接口 2与AVALON总线连接。上述的A/D转换电路4采用ADC0804型号。

【技术保护点】
一种A/D数据采集接口电路，其特征在于：包括数据处理电路（1）、数据接口（2）、数据采集控制逻辑电路（3）、A/D转换电路（4），数据处理电路（1）通过数据接口（2）与数据采集控制逻辑电路（3）连接，A/D转换电路（4）与数据处理电路（1）连接并且通过数据接口（2）与AVALON总线连接。

【技术特征摘要】
1.一种A/D数据采集接口电路，其特征在于:包括数据处理电路(I)、数据接口(2)、数据采集控制逻辑电路(3 )、A/D转换电路(4 )，数据处理电路(I)通过数据接口( 2 )与数据采集控制逻辑电路(3 )连...

【专利技术属性】
技术研发人员：张弘，
申请(专利权)人：西安广融电气有限公司，
类型：发明
国别省市：