重构FPGA雷达数字信号处理组件制造技术

本实用新型专利技术公开了重构FPGA雷达数字信号处理组件。此组件及技术属于数字信号处理技术领域。本实用新型专利技术通过固定的FPGA运算单元，丰富的固定外围接口方式，搭配一种统一的可定制的灵活外围接口方式，实现了在通信、雷达、卫星、图像处理、遥感测绘、地震地质信号分析、海洋及气象信号分析以及其他密集高带宽数字信号处理需求下的多领域通用高性能数字信号处理硬件平台。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及雷达数字信号的处理领域中，特别涉及重构FPGA雷达数字信号处理组件。
技术介绍
随着计算机及信息技术的高速发展，数字信号处理技术应运而生并随之急速发展。数字信号处理技术应用范围广泛渗透至通信、雷达、卫星、图像处理、遥感测绘、地震地质信号分析、海洋及气象信号分析等领域。在前数字信号领域实际应用中，对于处理系统的并行性、运算速度、处理带宽、算法灵活度等性能越来越宽也越来越高。单单以提高处理系统运算单元的主频为手段的办法已经越来越不能满足处理要求。不同领域对于数字信号处理系统的具体需求不一而足，目前领域中专用的数字信号处理系统大多仅能满足专用领域内的需求，没有办法做到灵活通用满足大部分领域的需求。信号处理平台的通用性及灵活性变得极其重要。例如，目前在雷达信号模拟及处理的领域中，典型的信号处理机硬件结构(如图1所示)中，会根据一部雷达的体制、工作模式、应用场合和需求来制定具体的信号处理机指标，并且根据指标选用满足需求的ADC、DAC、存储器、处理器(如FPGA/DSP)芯片，然后根据选用好的芯片、模块器件进行硬件研发。硬件研发是整个开发过程中时间较为漫长的一个部分，从原理图设计，PCB设计到制版再到焊接调试，视复杂度一般需要三个月到半年的时间。处理机研发完成后，一般只能满足体制相同，工作模式相近，应用场合和需求相仿的雷达使用。这样的信号处理机性能高，但是针对不同的雷达或者场合则需要专门去研制，导致研发周期加长，研发风险变大。从而不能满足信号处理领域的新需求。在专利技术人实现本技术过程中，发现现有技术中有以下缺陷，现有技术中。雷达信号模拟及处理的领域中，典型的信号处理机硬件结构中，会根据一部雷达的体制、工作模式、应用场合和需求来制定具体的信号处理机指标，并且根据指标选用满足需求的ADC、DAC、存储器、处理器(如FPGA/DSP)芯片，从而在系统实际需要调整及在功能上需要扩展时，要重新对系统硬件布局进行调整，不能满足信号处理领域不断发展的需要。
技术实现思路
针对现有技术中的缺陷，本技术解决了现有FPGA雷达数字信号处理装置不可扩展及重构的问题。为了解决以上技术问题本技术提供了重构FPGA雷达数字信号处理组件，具体包括:母板及子卡，所述母板上配置FPGA及扩展插口，该FPGA包括:雷达信号处理单元及接口模块，所述接口模块与所述雷达信号处理单元的数字接口定义一致并与所述扩展插口连接；所述子卡包括:雷达信号处理单元子卡，该子卡的接口定义与所述扩展插口定义相同。与现有技术相比，本技术实施例具有以下几方面优点:1.本技术所涉及的是一种基于FPGA及插件重构技术的通用信号处理平台。平台采用了高性能的FPGA运算单元以及灵活可重构的系统架构。在具备强大的数字信号处理能力、满足各种领域信号处理算法复杂度和实时性要求的同时，又可以灵活构建不同领域内的数字信号处理系统。不需要对不同的领域内信号处理需求进行单独的系统研制开发，缩短系统开发周期。2.重构接插件接口采用了EMIF，DDR2、DDR3、QDR、Rocket10，GTP，PC1-E等高速接口技术，大幅度提高了数据交换带宽。3.重构的系统结构除了硬件平台可以灵活复用，FPGA内部的接口编程同样也可以对应灵活复用，系统研制及维护成本可以显著降低。4.本技术定义了一种通用的重构功能接口规范，FPGA的接口程序可以与FPGA的算法开发实现相对独立，提高了信号处理算法的可移植性。附图说明为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1:是本技术现有FPGA雷达数字信号处理系统的示意图；图2:是本技术一种重构FPGA雷达数字信号处理组件的组成示意图；图3:是本技术中另一种重构FPGA雷达数字信号处理组件的组成示意图；图4:是本技术中重构FPGA雷达数字信号处理组件包括双FPGA装置的组成示意图；图5:是本技术中重构FPGA雷达数字信号处理组件包括双FPGA装置的另一种组成示意图。具体实施方式下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然所描述的实施例是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。本技术实施例中提供了重构FPGA雷达数字信号处理组件，如图2所示，重构FPGA雷达数字信号处理组件，包括:母板11及子卡12，所述母板11上配置FPGA13及扩展插口 14，该FPGA包括:雷达信号处理单元131及接口模块132，所述接口模块132与所述雷达信号处理单元131的数字接口定义一致并与所述扩展插口连接；所述子卡12为雷达信号处理单元子卡121，该子卡的接口定义与所述扩展插口定义相同。所述FPGA还包括:存储单元133、通讯单元134。所述扩展插口 14包括:多个接口模块14，所述多个接口模块14分别与所述存储单元133及所述通讯单元134的数字接口定义一致并与多个扩展插口分别连接；所述子卡包括:存储单元子卡123及通讯单元子卡122，所述存储单元子卡123及通讯单元子卡122的接口定义与所述扩展插口定义相同。需要说明的是本技术中FPGA的各单元模块为硬件语言单元模块，是通过硬件语言实现并烧至固化于FPGA中所实现的硬件单元模块。作为本实施例中另外一种优选方案，如图3所示，也可以设计为单独的扩展插口与单独接口模块，从而根据实际需要上述单独的扩展插口与单独接口模块可从与所述多个子卡相匹配，所述单独接口模块132包括:切换单元1321及当前接口单元1322，所述当前接口单元1322中包括:所述雷达信号处理单元131、存储单元133、通讯单元134的数据接口类型，所述切换单元1321根据子卡上电信息确认子卡类型，从所述雷达信号处理单元131、存储单元133或通讯单元134中确认所述接口模块1322的当前接口类型，上述识别过程可通过子卡的上电接口定义实现，如雷达信号处理单元子卡121，可将上电管脚约定为第一号或第一及第二号管脚，同时其他的单元子卡约定为其他的管脚，从而实现对上述多个子卡的识别，或是通过对其中几个管脚的约定，组成关键字对单元子卡进行识别；所述子卡包括:雷达信号处理单元子卡121、存储单元子卡123及通讯单元子卡122，所述子卡的接口与所述扩展插口相应，所述不同子卡的上电信息不同。所述母板11上还配置电源处理分配模块15及时钟分配模块16。作为本实施例的一种优选方案，为使处理装置可以及时散热，所述母板11还包括:散热冷板，所述散热冷板通过多个支承柱固定连接于所述母板11的器件侧，所述散热冷板与所述母板11间填充硅脂。如图4所示，本雷达处理装置，包括一块硬件母板HQGF-CPC1-V4。硬件母板上安置电源处理分配模块；硬件母板上设置时钟分配模块；硬件母板设置主运算单元FPGA13处理芯片和协处理芯片147 ；FPGA13与本文档来自技高网...

【技术保护点】
重构FPGA雷达数字信号处理组件，其特征在于，包括：母板及子卡，所述母板上配置FPGA及扩展插口，该FPGA包括：雷达信号处理单元及接口模块，所述接口模块与所述雷达信号处理单元的数字接口定义一致并与所述扩展插口连接；所述子卡包括：雷达信号处理单元子卡，该子卡的接口定义与所述扩展插口定义相同。

【技术特征摘要】
1.重构FPGA雷达数字信号处理组件，其特征在于，包括:母板及子卡，所述母板上配置FPGA及扩展插口，该FPGA包括:雷达信号处理单元及接口模块，所述接口模块与所述雷达信号处理单元的数字接口定义一致并与所述扩展插口连接；所述子卡包括:雷达信号处理单元子卡，该子卡的接口定义与所述扩展插口定义相同。2.如权利要求1中所述的处理组件，其特征在于，所述FPGA还包括:存储单元、通讯单J Li ο3.如权利要求2中所述的处理组件，其特征在于，所述扩展插口包括:多个接口模块，所述多个接口模块分别与所述存储单元及所述通讯单元的数字接口定义一致并与多个扩展插口分别连接；所述子卡包括:存储单元子卡及通讯单元子卡，所述存储单元子卡及通讯单元子卡的接口定义与所述扩展插口定义相同。4.如权利要求2中所述的处理组件，其特...

【专利技术属性】
技术研发人员：朱骏，陈建良，宋兵兵，李爱华，
申请(专利权)人：北京华清瑞达科技有限公司，
类型：实用新型
国别省市：