基于VFI优化的C-to-RTL综合方法技术

本发明专利技术涉及硬件设计自动化技术领域，具体涉及一种流水线划分、模块并行以及VFI分配优化的且面向ASIC硬件设计的C-to-RTL综合方法。对于硬件设计而言，流水线和并行的结构是提高硬件性能的两个最有效手段，同时在大规模ASIC设计中，VFI的设计可以大幅度降低功耗；而本发明专利技术的一种基于VFI优化的C-to-RTL综合方法，通过在C-to-RTL综合过程中，同时对流水线划分、模块并行及VFI分配进行优化；同时，相比于采用三个优化过程分步优化的方法，本发明专利技术的方法保证了全局的最优性。因此，本发明专利技术增强了C-to-RTL综合技术实用性以及适用范围，为硬件设计提供有力的技术支持。

【技术实现步骤摘要】

本专利技术涉及硬件设计自动化
，具体涉及一种流水线划分、模块并行以及VFI (Voltage-Frequency Islands,电压频率岛)分配优化的且面向ASIC硬件设计的C-to-RTL综合方法。
技术介绍
在集成电路界,ASIC(ApplicationSpecific Integrated Circui,专用集成电路)被认为是一种为专门目的而设计的集成电路。ASIC的特点是面向特定用户的需求，ASIC在批量生产时与通用集成电路相比具有体积更小、功耗更低、可靠性提高、性能提高、保密性增强、成本降低等优点。ASIC硬件设计，C-to-RTL综合是非常有优势的；C_to-RTL综合是指将算法描述层的C程序直接转换为晶体管层(Register transfer level)的HDL (硬件描述语言)程序，属于硬件设计自动化中高层次综合的一种。通过C-to-RTL综合技术可以快速自动的完成传统需要人工耗费大量时间的HDL设计工作。总体来讲，C-to-RTL综合有如下优势(I)、缩短了硬件设计时间、简化了设计难度，这使得它成为解决高速增长的硬件设计需求与低速增长的设计能力之间矛盾本文档来自技高网...

【技术保护点】
一种基于VFI优化的C?to?RTL综合方法，其特征在于，包括步骤：S1.分别综合C程序中每一个待综合函数并获取综合后函数参数；S2.设定优化目标及约束条件；S3.结合所述函数参数以及优化目标和约束条件，确定流水线模块划分、模块并行程度以及VFI分配；S4.综合流水线划分后得到模块并根据所述模块并行程度进行模块并行；S5.结合所述VFI分配将并行的各个模块连接为整体系统。

【技术特征摘要】
1.一种基于VFI优化的C-t0-RTL综合方法，其特征在于，包括步骤:S1.分别综合C程序中每一个待综合函数并获取综合后函数参数；S2.设定优化目标及约束条件；S3.结合所述函数参数以及优化目标和约束条件，确定流水线模块划分、模块并行程度以及VFI分配；S4.综合流水线划分后得到模块并根据所述模块并行程度进行模块并行；S5.结合所述VFI分配将并行的各个模块连接为整体系统。2.根据权利要求1所述的C-to-RTL综合方法，其特征在于，所述待综合函数的连接拓扑关系为直线型。3.根据权利要求1所述的C-to-RTL综合方法，其特征在于，所述函数参数包括函数运算周期、运算数据量、面积功耗以及其支持的最高频率。4.根据权利要求1所述的C-to-RTL综合方法，其特征在于，所述优化目标包括吞吐率最大化、面积最小化以及功耗最小化；所述约束条件包括吞吐率约束、面积约束以及功耗约束。5.根据权利要求1-5任意一项所述的C-to-RTL综合方法，其特征在于，所述步骤S3中，根据混合整数线性规划方法，结合所述函数参数以及优化目标和约束条件，确定流水线模块划分、模块并行程度以及VFI分配。6.根据权利要求5所述的C-to-RTL综合方法，其特征在于，所述步骤S3包括: S311.根据所述函数参数计算流水线划分后所有可能得到的模块的参数； S312.根据所述模块的参数以及优化目标和约束条件构建混合整数线性规划模型； S313.求解所述混合整数线性规划模型得到一维非负整数数组以及二维布尔值数组； 所述一维非负整数数组第n位为零表示将第η个函数以及与其连接的第n+1个函数划分到同一模块；第n位非零表示第n个函数所在模块...

【专利技术属性】
技术研发人员：李双辰，何鑫宇，刘勇攀，杨华中，
申请(专利权)人：清华大学，
类型：发明
国别省市：