一种移位寄存器单元、栅极驱动电路及显示器件制造技术

本发明专利技术实施例提供一种移位寄存器单元、栅极驱动电路及显示器件，涉及显示技术领域，可以降低移位寄存单元中集成的信号线和薄膜场效应晶体管的数量。包括：上拉模块、下拉模块、控制模块和复位模块。本发明专利技术实施例用于实现扫描驱动。

【技术实现步骤摘要】

本专利技术涉及显示
，尤其涉及一种移位寄存器单元、栅极驱动电路及显示 器件。
技术介绍
随着显示技术的不断发展，人们不仅对显示产品的外观和质量有着苛刻的需求， 而且对显示产品的价格和实用性也有着更高的关注。为满足用户的需求，在玻璃基板上集 成扫描驱动电路或双边驱动电路等技术也就应运而生，这样一种技术不仅可以使显示产品 的生产良率大大提高，同时显著降低了显示产品的价格，从而满足了用户对产品质量和价 格的要求。其中一项非常重要的技术就是GOA(Gate Driveron Array，阵列基板行驱动) 技术的量产化的实现。利用GOA技术将TFT (Thin Film Transistor，薄膜场效应晶体管) 栅极开关电路集成在显示面板的阵列基板上以形成对显示面板的扫描驱动，从而可以省掉 栅极驱动集成电路部分，其不仅可以从材料成本和制作工艺两方面降低产品成本，而且显 示面板可以做到两边对称和窄边框的美观设计。同时由于可以省去Gate方向Bonding(绑 定)的工艺，对产能和良率提升也较有利。这种利用GOA技术集成在阵列基板上的栅极开 关电路也称为GOA电路或移位寄存器电路。现有的移位寄存器单元结构集成了大量的信号 线和薄膜场效应晶体管，这样不仅漏电严重，导致产品的良率下降，过多的电子器件还将大 大增加所占空间，这不但影响美观还会提高产品的生产成本。
技术实现思路
本专利技术的实施例提供一种移位寄存器单元、栅极驱动电路及显示器件，可以降低 移位寄存单元中集成的信号线和薄膜场效应晶体管的数量。为达到上述目的，本专利技术的实施例采用如下技术方案本专利技术实施例的一方面，提供一种移位寄存器单兀，包括上拉模块、下拉模块、控 制模块和复位模块；所述上拉模块，连接所述控制模块、时钟信号和本级信号输出端，用于在所述控制 模块和所述时钟信号的控制下将所述本级信号输出端输出的信号上拉为高电平；下拉模块，连接所述控制模块、第一信号输入端、电压端和所述本级信号输出端， 用于在所述控制模块或所述第一信号输入端的控制下将所述本级信号输出端输出的信号 下拉为低电平；控制模块，还连接所述时钟信号和第二信号输入端，用于根据所述时钟信号和所 述第二信号输入端输入的信号对所述上拉模块和所述下拉模块进行控制；复位模块，连接复位信号和所述电压端，用于根据所述复位信号对本级移位寄存 器单元进行复位。本专利技术实施例的另一方面，提供一种栅极驱动电路，包括多级如上所述的移位寄 存器单元；除第一级移位寄存器单元外，其余每个移位寄存器单元的本级信号输出端连接与 其相邻的上一级移位寄存器单元的第一信号输入端；除最后一级移位寄存器单元外，其余每个移位寄存器单元的本级信号输出端连接 与其相邻的下一级移位寄存器单元的第二信号输入端。本专利技术实施例的另一方面，提供一种栅极驱动电路，包括多级如上所述的移位寄 存器单元；除第一级移位寄存器单元外，其余每个移位寄存器单元的本级信号输出端连接与 其隔行相邻的上一级移位寄存器单兀的第一信号输入端；除最后一级移位寄存器单元外，其余每个移位寄存器单元的本级信号输出端连接 与其隔行相邻的下一级移位寄存器单元的第二信号输入端。本专利技术实施例的又一方面，提供一种显示器件，包括显示区域，具有用于显示图像的多个像素；栅极驱动电路，用于将扫描信号送至所述显示区域；数据驱动电路，用于将数据信号送至所述显示区域；所述栅极驱动电路为如上所述的栅极驱动电路。本专利技术实施例提供的移位寄存器单元、栅极驱动电路及显示器件，可以降低移位 寄存单元中集成的信号线和薄膜场效应晶体管的数量，从而避免了由于漏电所导致的充电 不足的情况，提高了产品的良率，降低了产品的生产成本。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现 有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本 专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以 根据这些附图获得其他的附图。图1为本专利技术实施例提供的一种移位寄存器单元的结构示意图2为本专利技术实施例提供的一种移位寄存器单元的电路结构示意图3为图2所示的移位寄存器单元工作时的信号时序波形图4为本专利技术实施例提供的另一移位寄存器单元的电路结构示意图5为本专利技术实施例提供的一种栅极驱动电路的电路结构示意图6为图5所示的栅极驱动电路从上至下扫描时的各个信号的时序波形图7为本专利技术实施例提供的另一栅极驱动电路的电路结构示意图8为本专利技术实施例提供的一种显示器件的结构示意图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完 整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于 本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他 实施例，都属于本专利技术保护的范围。本专利技术所有实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件，由于这里采用的晶体管的源极、漏极是对称的，所以其源极、漏极是没有区别 的。在本专利技术实施例中，为区分晶体管除栅极之外的两极，将其中一极称为源极，另一极称 为漏极。此外，按照晶体管的特性区分可以将晶体管分为N型和P型，以下实施例均以N性 晶体管为里进行说明，可以想到的是在采用P型晶体管实现时是本领域技术人员可在没有 做出创造性劳动前提下轻易想到的，因此也是在本专利技术的实施例保护范围内的。本专利技术实施例提供的移位寄存器单元，如图1所示，包括上拉模块11、下拉模块 12、控制模块13和复位模块14。其中，上拉模块11连接控制模块13、时钟信号CLK和本级信号输出端0UT1，用于 在控制模块13和时钟信号CLK的控制下将本级信号输出端OUTl输出的信号上拉为高电平。下拉模块12连接控制模块13、第一信号输入端FB、电压端VS S和本级信号输出 端0UT1，用于在控制模块13或第一信号输入端FB的控制下将本级信号输出端OUTl输出的 信号下拉为低电平。控制模块13还连接时钟信号CLK和第二信号输入端STV，用于根据时钟信号CLK 和第二信号输入端STV输入的信号对上拉模块11和下拉模块12进行控制。复位模块14连接复位信号RST和电压端VSS，用于根据复位信号RST对本级移位 寄存器单元进行复位。本专利技术实施例提供的移位寄存器单元，可以降低移位寄存单元中集成的信号线和 薄膜场效应晶体管的数量，从而避免了由于漏电所导致的充电不足的情况，提高了产品的 良率，降低了产品的生产成本。其中，电压端VSS可以为接地端或低电平端。进一步地，如图2所示，在本专利技术实施例提供的移位寄存器单元中，上拉模块11可 以包括第一晶体管Tl，其源极连接本级信号输出端0UT1，栅极连接控制模块13，漏极与 时钟信号CLK相连接。上拉电容C，其并联于第一晶体管Tl的源极和栅极之间。这样，当时钟信号CLK为高电平时，上拉电容C通过充放电导通第一晶体管Tl，从 而将时钟信号CLK和本级信号输出端OUTl连通，使得本级移位寄存器单元的输出信号为高 电平。下拉模块12可以包括第二晶体管T2，其源极连接本级信号输出端0UT1，栅极连接控制模块13，漏极与 电压端VSS相连接。第三晶体管T3，其源极连接第一晶体管Tl的源极，栅本文档来自技高网...

【技术保护点】
一种移位寄存器单元，其特征在于，包括：上拉模块、下拉模块、控制模块和复位模块；所述上拉模块，连接所述控制模块、时钟信号和本级信号输出端，用于在所述控制模块和所述时钟信号的控制下将所述本级信号输出端输出的信号上拉为高电平；下拉模块，连接所述控制模块、第一信号输入端、电压端和所述本级信号输出端，用于在所述控制模块或所述第一信号输入端的控制下将所述本级信号输出端输出的信号下拉为低电平；控制模块，还连接所述时钟信号和第二信号输入端，用于根据所述时钟信号和所述第二信号输入端输入的信号对所述上拉模块和所述下拉模块进行控制；复位模块，连接复位信号和所述电压端，用于根据所述复位信号对本级移位寄存器单元进行复位。

【技术特征摘要】
1.一种移位寄存器单元，其特征在于，包括上拉模块、下拉模块、控制模块和复位模块； 所述上拉模块，连接所述控制模块、时钟信号和本级信号输出端，用于在所述控制模块和所述时钟信号的控制下将所述本级信号输出端输出的信号上拉为高电平； 下拉模块，连接所述控制模块、第一信号输入端、电压端和所述本级信号输出端，用于在所述控制模块或所述第一信号输入端的控制下将所述本级信号输出端输出的信号下拉为低电平； 控制模块，还连接所述时钟信号和第二信号输入端，用于根据所述时钟信号和所述第二信号输入端输入的信号对所述上拉模块和所述下拉模块进行控制； 复位模块，连接复位信号和所述电压端，用于根据所述复位信号对本级移位寄存器单元进行复位。2.根据权利要求1所述的移位寄存器单元，其特征在于，所述上拉模块包括 第一晶体管，其源极连接所述本级信号输出端，栅极连接所述控制模块，漏极与所述时钟信号相连接； 上拉电容，其并联于所述第一晶体管的源极和栅极之间； 所述下拉模块包括 第二晶体管，其源极连接所述本级信号输出端，栅极连接所述控制模块，漏极与所述电压端相连接； 第三晶体管，其源极连接所述第一晶体管的源极，栅极连接所述第一信号输入端，漏极与所述电压端相连接。3.根据权利要求1所述的移位寄存器单元，其特征在于，所述移位寄存器单元还包括 第四晶体管，其源极连接所述第一晶体管的源极，栅极连接所述第一晶体管的栅极，漏极连接反馈信号输出端，所述反馈信号输出端输出的信号作为下一级移位寄存器单元的第二信号输入端输入的信号。4.根据权利要求3所述的移位寄存器单元，其特征在于， 所述第一信号输入端输入的信号为下一级移位寄存器单元的信号输出端输出的信号; 所述第二信号输入端输入的信号为上一级移位寄存器单元的信号输出端输出的信号，或为上一级移位寄存器单元的反馈信号输出端输出的信号。5.根据权利要求1所述的移位寄存器单元，其特征在于，所述复位模块包括 第五晶体管，其源极连接所述本级信号输出端，栅极连接所述复位信号，漏极与所述电压端相连接。6.根据权利要求1至5任一所述的移位寄存器单元，其特征在于，所述控制模块包括 第六晶体管，其源极连接所述第一晶体管的栅极，栅极和漏极均与第二信号输入端相连接； 第七晶体管，其源极连接所述第一晶体管的栅极，漏极连接所述电压端； 第八晶体管，其源极连接所述第七晶体管的栅极，栅极连接所述第一晶体管的栅极，漏极与所述电压端相连接； 所述控制模块还包括时钟控制子模块，所述时钟控制子模块分别连接至少一个时钟信号和所述第七晶体管的栅极； 其中，每个所述时钟信号的占空比相同，当一个时钟信号为高电平时，其余时钟信号均为低电平。7.根据权利要求6所述的移位寄存器单元，其特征在于，当仅...

【专利技术属性】
技术研发人员：杨飞，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：