一种处理器间的数据通信方法及FPGA设备技术

本发明专利技术实施例提供一种处理器间的数据通信方法及FPGA设备，通过FPGA读取第一处理器中输出的数据，再向第二处理器写入中断信号，使得第二处理器从FPGA中读取该FPGA接收到的第一处理器输出的数据。与现有技术中利用双端口RAM芯片实现处理器间的通信方式相比，能够实时交换数据，逻辑实现更为灵活，性价比更高。

【技术实现步骤摘要】

本专利技术涉及数据通信技木，具体涉及ー种处理器间的数据通信方法及FPGA设备。
技术介绍
传统的双端ロ随机存储器(RAM, random access memory)芯片实现双处理器通信的方式，是在ー个存储器上配备两套完全独立的数据线、地址线和读写控制线，并允许两个独立的处理器系统同时对其进行随机性访问的存储器。但是，专利技术人在对现有技术的实践与研究中发现，传统的双端ロ RAM控制逻辑较为复杂，存取速度较慢，数据交换的实时性较低。
技术实现思路
本专利技术实施例提供了一种处理器间的数据通信方法及现场可编程门阵列(FPGA，Field-Programmable Gate Array)设备，能够实时处理处理器间的数据交换,提高处理器间的数据通信效率，并且逻辑实现更为灵活。ー种处理器间的数据通信方法，包括FPGA读取第一处理器中输出的数据；所述FPGA向第二处理器写入中断信号，使得所述第二处理器从FPGA中读取其接收到的所述第一处理器输出的数据。ー种FPGA设备，包括`读取单元，用于读取第一处理器中输出的数据；写入単元，用于向第二处理器写入中断信号，使得所述第二处理器从FPGA中读取其接收本文档来自技高网...

【技术保护点】
一种处理器间的数据通信方法，其特征在于，包括：现场可编程门阵列(FPGA，Field?Programmable?Gate?Array)读取第一处理器中输出的数据；所述FPGA向第二处理器写入中断信号，使得所述第二处理器从FPGA中读取其接收到的所述第一处理器输出的数据。

【技术特征摘要】
1.一种处理器间的数据通信方法，其特征在于，包括 现场可编程门阵列(FPGA, Field-Programmable Gate Array)读取第一处理器中输出的数据； 所述FPGA向第二处理器写入中断信号，使得所述第二处理器从FPGA中读取其接收到的所述第一处理器输出的数据。2.根据权利要求1所述的处理器间的数据通信方法，其特征在于， 所述第一处理器为精简指令集架构的处理器(Power PC, PerformanceOptimizationWith Enhanced RISC-Performance Computing)或数字信号处理(DSP, Digital SignalProcessing)； 所述第二处理器为Power PC或DSP。3.根据权利要求1或2所述的处理器间的数据通信方法，其特征在于，所述FPGA向第二处理器写入中断信号之前包括 接收所述第一处理器发送的标识，所述标识用于触发所述FPGA向第二处理器写入中断信号。4.根据权利要求3所述的处...

【专利技术属性】
技术研发人员：董光府，郭彩霞，文小龙，张应榜，
申请(专利权)人：深圳市华力特电气股份有限公司，
类型：发明
国别省市：