闪存介质控制器中的元数据处理制造技术

本发明专利技术公开了闪存介质控制器中的元数据处理，其中，处理存储在闪存介质控制器中的闪存存储器的页中的元数据的方法总体上包括（ⅰ）在每个上下文的基础上定义元数据，其中，上下文基于每个页来定义，（ii）当元数据的大小小于等于预定阈值时，将完整的元数据存储在上下文结构中，以及（iii）当元数据的大小大于预定阈值时，定义上下文中的元数据指针。

【技术实现步骤摘要】

本专利技术总体涉及闪存介质系统，特别地，涉及用于处理闪存介质控制器中的元数据的方法和/或装置。
技术介绍
闪存存储器在海量存储环境中是有吸引力的，因为闪存存储器系统没有硬盘相关的机械延迟。因此，闪存存储器系统允许更高的性能和相对较低的成本、功率、发热(heating)和空间使用率。然而，由于某些技术上的限制，闪存存储器还没有传统地用于这些环境中。第一个技术问题是写入速度，其可能与机械硬盘驱动器上的顺序访问的速度的十分之一一样慢。写入速度慢是由于在没有较长的擦除周期之前数据不能被覆写(overwrite)在NAND闪存器件上。因为擦除周期直接影响写入性能，大部分闪存设计将写入数据移动到新位置，并往后延迟擦除。在繁忙的系统中，直到处理器用尽空闲闪存页并必须停止以创建新的闪存页，才可以构建被延迟的擦除周期，这大大影响系统性能。第二个技术问题是，对单级单元(“SLC”)器件的各闪存页100，000次擦除周期以及对多级单元(“MLC”)器件10，000次周期的具体限制。擦除周期的数量限制，引发了数据中心的具体问题，其中，不可预知的数据流可能导致特定的高度使用的存储器分区受限于大量擦除。第三个问题是数据丢失。数据丢失可能因为影响闪存的各种因素而发生，包括读取干扰或编程干扰，从而产生由邻近受干扰单元的存储单元的读取或写入所造成的数据位丢失。闪存存储器单元的状态也可能因为时间的推移而不可预知地改变。在闪存技术中，闪存管理功能在固件中实施。闪存管理功能包括闪存缓冲管理、缺陷管理、损耗均衡。所有的管理功能利用一些闪存器件存储器来存储固件所用的临时数据或其他信息。在闪存页中存储的固件所用的临时数据和信息在本文通常被称为元数据。期望实现用于处理闪存介质控制器中的元数据的一种方法和/或装置。
技术实现思路
本专利技术涉及一种闪存介质控制器中用于处理存储在闪存存储器页中的元数据的方法。该方法一般包括(i )在各上下文基础(basis)上定义元数据，其中，上下文基于各页来定义，(ii)当元数据的大小小于等于预定阈值时，将整个元数据存储在上下文结构中，以及(iii)当元数据的大小大于预定阈值时，在上下文中定义元数据指针。本专利技术的目的、功能和优点包括提供用于处理闪存介质控制器中的元数据的方法和/或装置，其可以(i )在各上下文基础上定义元数据信息，其中，上下文基于各页来定义，(ii)当元数据的大小小于等于预定阈值时，将完整的元数据信息存储在上下文结构中，(iii)当元数据的大小大于预定阈值时，在上下文中定义指向元数据的指针，(iv)分布带有主机用户数据的元数据，和/或(V)用错误校正编码、完整性校验和校正来保护元数据。附图说明从下面的详细说明书和所附权利要求书及附图中，上述和其他目的、特征和优点 将变得显而易见，其中图1是示出了在单芯片系统(S0C)环境中实现的闪存介质控制器的框图；图2是示出了根据本专利技术实施方式的示例闪存介质控制器(FMC)结构的框图；图3是示出了根据本专利技术实施方式的示例闪存通道控制器结构的框图；图4是示出了图3的上下文管理器模块的示例子模块的示图；图5是示出了图3的裸片管理模块的示例子模块的示图；图6是示出了图3的闪存操作管理器模块的示例子模块的示图；图7是示出了图3的数据流管理器模块的示例子模块的示图；图8是示出了实现了图3的上下文管理器模块的示例子模块的示图；以及图9是示出了图3的闪存操作管理器的示例实施的示图；图10是示出了根据本专利技术实施方式的示例闪存介质上下文的布局的示图；图11是示出了根据本专利技术实施方式的闪存页中的示例分区部分的示图；图12A和图12B是示出了根据本专利技术实施方式的示例FMC闪存页结构的示图；以 及图13是示出了说明根据本专利技术实施方式的处理的流程图。具体实施例方式在一个实现方案中，根据本专利技术的系统可以被设计为通过各种大容量存储协议进 行操作，包括SAS (“串行连接SCSI”)、FC (“光纤通道”)和FC-AL (“光纤通道仲裁环路”)， 所有这些都是基于小型计算机系统接口(“SCSI”)协议和串行ATA (“SATA”)协议的。本领 域普通技术人员应当熟悉这些大容量存储协议，因此，这样的协议不会在本文中进一步讨 论。除非在调用特定协议的情况下，本文所公开的系统和方法不依赖于正在使用的特定协 议，并被设计为通过所有协议进行正确操作。此外，根据本专利技术实施方式的系统和方法可以 适用于与目前在使用或将来开发的其他类似协议一起使用，这些协议包括用于企业级应用 的协议以及用于诸如最终用户的其他应用协议。本文所述的系统包括用于实现闪存器件的 闪存控制器硬件架构的新方法和/或装置。参照图1，其示出了通过根据本专利技术实施方式的闪存介质控制器所实现的系统 100的框图。在一个示例中，系统(或结构)100可包括块(或电路)102、多个块(或电路)104a 至104n、多个块(或电路)106a至106n、块(或电路)18、块(或电路)110、块(或电路)112、块 (或电路)114、块(或电路)116。电路102至116可以表示被实现为硬件、固件、软件、硬件、 固件和/或软件的组合或者其他的模块和/或块。在一个示例中，块102可以实现根据本专利技术实施方式的闪存介质控制器(FMC)。块 104a至104n可以被实现为第一数量的闪存储器件或元件。块104a至块104n可以耦接至 块102的第一闪存通道。块102的第一闪存通道可以被配置为对各个块104a至104n提供 独立的芯片启用(CE)信号。块106a至块106n可以被实现为第二数量的闪存存储器件或部件。块106a至块106η可耦接至块102的第二闪存通道。块102的第二闪存通道可以被配置为对各个块106a至块106η提供独立的芯片启用(CE)信号。尽管FMC102以两个闪存通道的示例进行了说明，对本领域技术人员显而易见的是，可以相应地实现另外的闪存通道以满足特定实现的设计标准。闪存器件104a至104η和106a至106η可以被实现为包括一个或多个裸片的单个闪存组(flash package)ο闪存器件104a至104η和106a至106η通过使用NAND和/或NOR闪存器件来实现。块102可以包括用于NAND闪存和/或NOR闪存的适当的物理层支持(PHY )。块108可以实现可耦接至块102的外部FMC处理器(FARM)。块110可以实现可被配置为将静态随机存取存储器(SRAM)和/或动态随机存取存储器(DRAM)耦接至块102的存储器控制器。块112可以被实现为一个或多个SRAM器件。块114可以被实现为一个或多个DRAM装置。块116可以实现耦接块110和块114的双倍数据速率物理层(PHY)接口。在一个示例中，块102、108、110、112、114和116可以实现单芯片系统(SOC)结构。块102可以实现为被配置为协助各种应用程序使用闪存器件104a至104η和闪存器件106a至106η的软IP块。正如本文使用的，术语“软IP块”通常是指可以以软件(例如，HDL代码、RTL代码等)提供的集成电路的构建块(building block)。块102通常支持与闪存器件的多个闪存接口。块102通常不包括处理器(例如ARM)。然而，在一个示例中，块102可以实本文档来自技高网...

【技术保护点】
一种用于在闪存介质控制器中处理存储在闪存存储器的页中的元数据的方法，所述方法包括：在每个上下文的基础上定义所述元数据，其中，所述上下文是基于每个页定义的；当所述元数据的大小小于等于预定阈值时，将完整的元数据存储在上下文结构中；以及当所述元数据的大小大于所述预定阈值时，在所述上下文中定义元数据指针。

【技术特征摘要】
2011.07.14 US 61/507,659;2011.12.22 US 13/334,5991.一种用于在闪存介质控制器中处理存储在闪存存储器的页中的元数据的方法，所述方法包括在每个上下文的基础上定义所述元数据，其中，所述上下文是基于每个页定义的； 当所述元数据的大小小于等于预定阈值时，将完整的元数据存储在上下文结构中；以及当所述元数据的大小大于所述预定阈值时，在所述上下文中定义元数据指针。2.根据权利要求1所述的方法，还包括使用错误校正码来保护所述元数据。3.根据权利要求1所述的方法，其中，所述元数据包含管理数据。4.根据权利要求1所述的方法，其中，所述预定阈值指定每页的字节数。5.根据权利要求1所述的方法，其中，在闪存编程周期期间，将来自所述上下文结构的所述元数据存储在闪存目标中，并且在读取周期期间，将从所述闪存目标读取的所述元数据存回所述上下文结构中。6.根据权利要求1所述的方法，其中，所述元数据指针提供地址指针，以在闪存编程周期期间从外部系统存储器检索所述元数据，并且将来自闪存读取命令的所述元数据存储至所述外部系统存储器中由所述上下文指定的所述元数据指针所指示的位置处。7.根据权利要求1所述的方法，其中在闪存编程周期期间，将被存储在闪存目标中的元数据的第一部分来自所述上下文结构，并且将被存储在所述闪存目标中的所述元数据的第二部分来自外部系统存储器中由所述上下文指定的所述元数据指针所指示的位置；以及在读取周期期间，将从所述闪存目标中读取的所述元数据的所述第一部分存回所述上下文结构中，并且将所述第二部分存储在所述外部系统存储器中由所述上下文指定的所述元数据指针所指示的位置处。8.根据权利要求1所述的方法，其中，当页大小为主机大小的倍数时，将所述元数据在多个主机用户数据扇区的每一个之间分配。9.一种装置，包括包含多个闪存介质器件的闪存存储器，所述闪存存储器被组织成多个页；闪存介质控制器，被配置为将元数据存储在所述闪存存储器的一个或多个页中，其中，(i)所述闪存介质控制器在每个页的...

【专利技术属性】
技术研发人员：维奈·阿肖克·苏曼纳切，迈克尔·S·希肯，帕米拉·S·亨普斯特德，蒂莫西·W·斯瓦托什，杰克逊·L·埃利斯，马丁·S·德尔，
申请(专利权)人：LSI公司，
类型：发明
国别省市：