本发明专利技术公开了一种获取扰码比特流的方法、同步比特扰码器及通信设备。其中，该同步比特扰码器包括：第一扰码器LFSR，用于根据数据流同步指示来获取固定的第一状态值；第二扰码器LFSR，用于根据数据流同步指示来获取各种待扰码数据流对应的一个或多个第二状态值；处理装置，在每一个时钟节拍过程中，获取固定的第一状态值，以及当前待扰码数据流对应的第二状态值，并根据第一状态值和第二状态值执行异或处理来获取扰码比特流；输出装置，用于输出获取到的扰码比特流。通过本发明专利技术，能够只要通过设置扰码器的初始状态，就可以得到相应的平移不等价的扰码比特流，提高了比特流的自相关性和互相关性的性能。
【技术实现步骤摘要】
本专利技术涉及通信领域，具体而言，尤其涉及一种获取扰码比特流的方法、同步比特扰码器及通信设备。
技术介绍
在许多通信系统中，都需要对数据流比特进行扰码操作，例如，在IEEE802. 16d/e系统中，为了对卷积Turbo码的码块比特进行随机化，就使用了一个比特扰码器。在LTE等系统中，也有类似设计。而在诸如STM-1等系统中，使用高速的扰码器更是系统必需。在某些测试设备中，为了产生需要的测试比特流，往往也使用扰码器来产生相应的测试数据比特流，此时也需要一个或者多个扰码器。 在上述系统中，都使用基于线性反馈移位寄存器(Linear Feedback ShiftRegister，简称为LFSR)的扰码器。这种类型的扰码器理论基础坚实，扰码比特流周期可控，而且硬件结构实现简单，便于并行化实现，所以成为了相当多的通信系统和测试设备。在上述各种系统中，为了硬件实现方便，现有的LFSR的长度都不会太长，而且LFSR中的抽头数目不会太多，所以在许多设备中可供选择的扰码器结构并不会太多，导致有些设备上的LFSR是一模一样的。这样在某些时候可能有些问题。例如，在某些数字传输设备系统中，使用基于LFSR的扰码器，而有些误码测试设备，也使用同样的LFSR扰码器作为模拟的数据源，其LFSR的多项式和初态与数字传输设备一样，这样，数字传输设备对测试设备送来的数据进行扰码时，会得到全零的比特序列，这种直流序列对于数字传输非常不利。另外，有些情况下，由于需要为不同的被扰数据提供不同的扰码比特流，此时的使用一个独立的LFSR往往带来困难，一个独立的LFSR当抽头位置固定的时候，设置不同的LFSR初始状态仅仅是一条固定的比特流的平移，也即不同的初始状态对应一条比特流的循环移位，这给不同路的扰码的初始状态的管理带来一定的问题。。针对上述现有技术的一个或多个问题，目前还没有有效的解决方案。
技术实现思路
本专利技术的主要目的在于提供一种获取扰码比特流的方法、同步比特扰码器及通信设备，以解决现有技术的一个或多个的问题。为了实现上述目的，根据本专利技术的一方面，提供了一种同步比特扰码器。根据本专利技术的同步比特扰码器包括第一扰码器LFSR，用于根据数据流同步指示来获取固定的第一状态值；第二扰码器LFSR，用于根据数据流同步指示来获取各种待扰码数据流对应的一个或多个第二状态值；处理装置，在每一个时钟节拍过程中，获取固定的第一状态值，以及当前待扰码数据流对应的第二状态值，并根据第一状态值和第二状态值执行异或处理来获取扰码比特流。进一步地，同步比特扰码器还包括初始配置装置，用于预先设置第一状态值，以及根据不同的待扰码数据流设置一个或多个第二状态值；时钟发生器，用于提供同步比特扰码器的时钟节拍；状态选择器，用于根据待扰码数据流的状态选择对应的第二状态值，并将获取到的第二状态值保存至第二扰码器的移位寄存器中；输出装置，用于输出获取到的扰码比特流。进一步地，处理装置包括计算装置，用于在分别将保存有第一状态值的第一移位寄存器和保存有第二状态值的第二移位寄存器中预定单元的比特相异或，以获取第一新比特和第二新比特之后，将第一移位寄器中第i级单元和第二移位寄存器中第i级单元的比特值相异或，以获取扰码比特流；更新装置，用于将第一新比特和第二新比特分别保存至单兀内容移位后的第一移位寄存器和第二移位寄存器；其中，第一扰码器包括第一移位寄存·器，第二扰码器包括第二移位寄存器中。为了实现上述目的，根据本专利技术的另一个方面，提供了一种获取扰码比特流的方法。根据本专利技术的获取扰码比特流的方法包括第一扰码器LFSR根据数据流同步指示来获取固定的第一状态值，同时，第二扰码器LFSR根据数据流同步指示来获取当前待扰码数据流对应的第二状态值；在每一个时钟节拍过程中，在读取固定的第一状态值，以及当前待扰码数据流对应的第二状态值之后，根据第一状态值和第二状态值执行异或处理来获取扰码比特流；输出获取到的扰码比特流。进一步地，在第一扰码器LFSR根据数据流同步指示来获取固定的第一状态值，同时，第二扰码器LFSR根据数据流同步指示来获取当前待扰码数据流对应的第二状态值之前，方法还包括预先设置第一状态值，第一状态值为固定值，以及根据不同的待扰码数据流设置一个或多个第二状态值；根据当前待扰码数据流的状态选择对应的第二状态值，并将获取到的第二状态值保存至第二扰码器的移位寄存器中。进一步地，在第一扰码器LFSR根据数据流同步指示来获取固定的第一状态值，同时，第二扰码器LFSR根据数据流同步指示来获取当前待扰码数据流对应的第二状态值之后，方法还包括将固定的第一状态值保存至第一扰码器中的第一移位寄存器中；在根据待扰码数据流的状态选择对应的第二状态值之后，将获取到的第二状态值保存至第二扰码器的移位寄存器中。进一步地，在每一个时钟节拍过程中，在读取固定的第一状态值，以及当前待扰码数据流对应的第二状态值之后，根据第一状态值和第二状态值执行异或处理来获取扰码比特流包括步骤A，在每一个时钟节拍过程中，分别将保存有第一状态值的第一移位寄存器和保存有第二状态值的第二移位寄存器中预定单元的比特相异或，以获取第一新比特和第二新比特；步骤B，将第一移位寄器中第i级单元和第二移位寄存器中第i级单元的比特值相异或，以获取扰码比特流；步骤C，将第一新比特和第二新比特分别保存至单元内容移位后的第一移位寄存器和第二移位寄存器中；其中，第一扰码器包括第一移位寄存器，第二扰码器包括第二移位寄存器。进一步地，循环执行上述步骤A-C，以获取不同待扰码数据流对应的一个或多个扰码比特流。为了实现上述目的，根据本专利技术的再一方面，提供了一种通信设备。该通信设备包括上述任意一种同步比特扰码器。通信设备包括数字传输设备和/或误码测试设备。通过本专利技术，采用第一扰码器LFSR，用于根据数据流同步指示来获取固定的第一状态值；第二扰码器LFSR，用于根据数据流同步指示来获取各种待扰码数据流对应的一个或多个第二状态值；处理装置，在每一个时钟节拍过程中，获取固定的第一状态值，以及当前待扰码数据流对应的第二状态值，并根据第一状态值和第二状态值执行异或处理来获取扰码比特流；输出装置，用于输出获取到的扰码比特流，解决了现有技术的一个或多个的问题，进而达到了只要通过设置扰码器的初始状态，就可以得到相应的平移不等价的扰码比特流，提高了比特流的自相关性和互相关性的性能的效果。附图说明此处所说明的附图用来提供对本专利技术的进一步理解，构成本专利技术的一部分，本专利技术的示意性实施例及其说明用于解释本专利技术， 并不构成对本专利技术的不当限定。在附图中图1是根据本专利技术实施例的同步比特扰码器的结构示意图；图2是根据图1所示实施例的同步比特扰码器的详细结构示意图；图3是根据本专利技术实施例的通信系统中获取扰码比特流的方法流程图；图4是根据本专利技术图2中的同步比特扰码器来获取扰码比特流的结构图。具体实施例方式为了使本专利技术所要解决的技术问题、技术方案及有益效果更加清楚、明白，以下结合附图和实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。本专利技术提供了一种获取扰码比特流的方法、同步比特扰码器及通信设备。图1是根据本专利技术实施例的同步比特扰码器的结构示意图。如图1所示，该本文档来自技高网...
【技术保护点】
一种同步比特扰码器，其特征在于，包括：第一扰码器LFSR，用于根据数据流同步指示来获取固定的第一状态值；第二扰码器LFSR，用于根据所述数据流同步指示来获取各种待扰码数据流对应的一个或多个第二状态值；处理装置，在每一个时钟节拍过程中，获取所述固定的第一状态值，以及当前待扰码数据流对应的第二状态值，并根据所述第一状态值和所述第二状态值执行异或处理来获取扰码比特流。
【技术特征摘要】
1.一种同步比特扰码器，其特征在于，包括 第一扰码器LFSR，用于根据数据流同步指示来获取固定的第一状态值； 第二扰码器LFSR，用于根据所述数据流同步指示来获取各种待扰码数据流对应的一个或多个第二状态值； 处理装置，在每一个时钟节拍过程中，获取所述固定的第一状态值，以及当前待扰码数据流对应的第二状态值，并根据所述第一状态值和所述第二状态值执行异或处理来获取扰码比特流。2.根据权利要求1所述的同步比特扰码器，其特征在于，所述同步比特扰码器还包括 初始配置装置，用于预先设置所述第一状态值，以及根据不同的待扰码数据流设置一个或多个所述第二状态值； 时钟发生器，用于提供所述同步比特扰码器的时钟节拍； 状态选择器，用于根据所述待扰码数据流的状态选择对应的第二状态值，并将获取到的所述第二状态值保存至所述第二扰码器的移位寄存器中； 输出装置，用于输出获取到的所述扰码比特流。3.根据权利要求2所述的同步比特扰码器，其特征在于，所述处理装置包括 计算装置，用于在分别将保存有所述第一状态值的第一移位寄存器和保存有所述第二状态值的第二移位寄存器中预定单元的比特相异或，以获取第一新比特和第二新比特之后，将所述第一移位寄器中第i级单元和第二移位寄存器中第i级单元的比特值相异或，以获取所述扰码比特流； 更新装置，用于将所述第一新比特和所述第二新比特分别保存至单元内容移位后的所述第一移位寄存器和所述第二移位寄存器； 其中，所述第一扰码器包括所述第一移位寄存器，所述第二扰码器包括所述第二移位寄存器中。4.一种获取扰码比特流的方法，其特征在于，包括 第一扰码器LFSR根据数据流同步指示来获取固定的第一状态值，同时，第二扰码器LFSR根据所述数据流同步指示来获取当前待扰码数据流对应的第二状态值； 在每一个时钟节拍过程中，在读取所述固定的第一状态值，以及当前待扰码数据流对应的第二状态值之后，根据所述第一状态值和所述第二状态值执行异或处理来获取扰码比特流； 输出获取到的所述扰码比特流。5.根据权利要求4...
【专利技术属性】
技术研发人员：刘向宇，龚贤卫，袁志锋，李长兴，
申请(专利权)人：中兴通讯股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。