像素驱动电路及显示装置制造方法及图纸

本实用新型专利技术实施例提供一种像素驱动电路及显示装置，涉及平板显示技术领域，解决了使用现有像素驱动电路时，发光器件显示效果差，会发生显示异常现象，以及使用寿命短、发光效率低的问题。本实用新型专利技术实施例中，由于第三晶体管在初始化阶段的开启使存储在电容上的剩余电荷释放，在显示阶段就会避免出现剩余电荷影响本帧图像显示效果的问题；由于第一晶体管与电容的配合或第一晶体管、第四晶体管与电容的配合，使在数据写入阶段流过发光器件的电流只与数据电压有关，防止了晶体管阈值漂移的问题；由于第三晶体管在初始化阶段使发光器件反向偏置，消除积累电荷，使发光器件具有较高使用寿命和较好的发光效率。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及平板显示
，尤其涉及一种像素驱动电路及显示装置。
技术介绍
传统的OLED (Organic Light-Emitting Diode,有机发光二极管)像素驱动电路如图1所示，包括晶体管TH、晶体管T12、发光器件Dll及电容CU。晶体管Tll的栅极连接信号扫描线SCAN，源极连接数据线DATA，漏极连接晶体管的T12的栅极；晶体管T12的漏极连接电源线VDD，源极通过发光器件Dl I连接公共接地端VSS ;电容Cl I连接在晶体管T12的栅极和源极之间。 图1所示OLED像素驱动电路的工作过程包括配置阶段，当信号扫描线SCAN为高电平时，晶体管Tll导通并将数据线DATA上输出的配置电压输送至晶体管T12的栅极，此配置电压为晶体管T12的阈值电压，使晶体管T12进入饱和电流区；显示阶段，数据线DATA上输出发光器件Dll要显示时对应的数据电压VDATA，以对电容Cll进行充电，此阶段为主要充电阶段，之后，使信号扫描线SCAN为低电平，晶体管Tll截止，但电容Cll上保持的数据仍可使晶体管T12处于饱和电流区，VDD继续为发光器件Dll提供电压，直到下一个配置阶段到来，如此循环。在使用图1所示的像素驱动电路时，由于在前一个显示阶段和后一个配置阶段之间，没有对该像素驱动电路进行初始化，电容Cll上储存的剩余电荷无法释放，因此会出现相邻两个数据电压叠加而影响发光器件Dll显示效果的现象；另外，由于现有的集成电路制作工艺无法保证制作大尺寸显示器件时所有晶体管的电学一致性，而且晶体管在长时间使用后阈值电压也会发生变化，因此晶体管Tll输出的配置电压有可能不能使晶体管T12进入饱和电流区，导致发光器件Dll显示异常；而且，由于发光器件Dll为薄膜器件，持续使它处于正向偏置状态，会导致该发光器件Dl I上积累电荷，从而影响该发光器件Dl I的使用寿命和发光效率。
技术实现思路
本技术的实施例提供一种像素驱动电路及显示装置，解决了使用现有像素驱动电路时，发光器件显示效果差，会发生显示异常现象，以及使用寿命短、发光效率低的问题。为达到上述目的，本技术的实施例采用如下技术方案—种像素驱动电路，包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、电容以及发光器件；所述第一晶体管的栅极连接信号扫描线，漏极连接数据线；所述第三晶体管的栅极连接初始化信号线，源极连接公共接地端；所述电容连接在所述第二晶体管的栅极与源极间，所述第二晶体管的漏极连接电源线；所述第四晶体管的栅极及漏极与所述第二晶体管的漏极连接，源极与所述第二晶体管的栅极、所述第一晶体管的源极以及所述第三晶体管的漏极连接；所述发光器件的正极与所述第二晶体管的源极连接，负极与所述公共接地端连接。优选的，所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管为N沟道薄膜晶体管。其中，所述电容的电容值等于所述第一晶体管源漏寄生电容的电容值的两倍。并进一步的，所述像素驱动电路还包括数模变换电路，用于向所述电源线供给基准电压。一种显示装置，包括上述任一的像素驱动电路。本技术实施例提供的像素驱动电路及显示装置中，由于第三晶体管在初始化阶段的开启能使得存储在电容上的剩余电荷被释放，在后续的显示阶段就会避免出现存在的剩余电荷影响本帧图像显示效果的问题；由于第一晶体管与电容的配合或者第一晶体管、第四晶体管与电容的配合，使得在数据写入阶段流过发光器件的电流只与数据电压有关，因此防止了晶体管阈值漂移导致的发光器件显示异常的问题；另外，由于第三晶体管在初始化阶段能使发光器件反向偏置，消除了积累电荷，从而使得该发光器件具有较高的使用寿命和较好的发光效率。附图说明为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为传统像素驱动电路的示意图；图2为本技术实施例提供的像素驱动电路的示意图；图3为本技术实施例提供的一种像素驱动方法的信号时序图；图4为本技术实施例提供的数模转换电路的示意图；图5为本技术实施例提供的另一种像素驱动方法的信号时序图；图6为本技术实施例提供的一种像素驱动方法的流程图；图7为本技术实施例提供的另一种像素驱动方法的流程图。具体实施方式下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本技术保护的范围。本技术实施例提供一种像素驱动电路，如图2所示，包括第一晶体管T21、第二晶体管T22、第三晶体管T23、第四晶体管T24、电容C21以及发光器件D21。第一晶体管T21的栅极连接信号扫描线SCAN，漏极连接数据线DATA ;第三晶体管T23的栅极连接初始化信号线INIT，源极连接公共接地端VSS ;电容C21连接在第二晶体管T22的栅极与源极间，第二晶体管T22的漏极连接正极电压VDD ;第四晶体管T24的栅极与漏极和第二晶体管T22的漏极连接，源极与第二晶体管T22的栅极、第一晶体管T21的源极以及第三晶体管T23的漏极连接；发光器件D21的正极与第二晶体管T22的源极连接，负极与公共接地端VSS连接。下面借助图3对上述像素驱动电路的工作过程进行详细的说明。为了更好地说明像素驱动电路的工作过程，此处定义电容C21、第一晶体管T21的漏极及第二晶体管T22的栅极的连接点为A ；电容C21、第二晶体管T22的源极及发光器件D21的正极的连接点为B ;电容两端电压表示为VAB。第二晶体管源极与漏极之间的电压表示为Vds，第二晶体管栅极与源极之间的电压表示为Vgs ;第二晶体管的阈值电压表示为Vth ;发光器件D21正极与负极之间的电压表示为VOLED ;数据线上的输出的电压表示为VDATA ;信号扫描线提供的信号表不为SCAN ;初始化信号线提供的信号表不为INIT ;以下实施例以晶体管均为N沟道薄膜晶体管进行介绍，但不局限于此类型。如图3所示，初始化阶段为tl到t2的时间段。此阶段中，信号扫描线SCAN线上、电源线VDD上、数据线DATA上电位均为低电平，从而使第一晶体管T21和第四晶体管T24关断。在tl时刻，电容C21两端电压VAB为显示上一帧图像时存储的电压V12。在tl时亥丨J，初始化信号线INIT的高电平信号使第三晶体管T23打开，A点与公共接地端VSS连接，使得A点电位为0，从而使B点电位变为-V12，进而使得发光器件D21正、负极间电压VOLED为负，发光器件D21反向偏置。此时，第二晶体管T22漏源电压Vds为V12，栅源电压Vgs为V12，从而使第二晶体管T22导通，在tl至t2的时间段内，B点电位因为有第二晶体管T22的充电而上升，最终稳定在O电位。此处需要说明的是发光器件D21为薄膜型器件，正、负极两端存在寄生电容，如果总是处于正向偏置状态，会在该寄生电容两本文档来自技高网...

【技术保护点】
一种像素驱动电路，其特征在于，包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、电容以及发光器件；所述第一晶体管的栅极连接信号扫描线，漏极连接数据线；所述第三晶体管的栅极连接初始化信号线，源极连接公共接地端；所述电容连接在所述第二晶体管的栅极与源极间，所述第二晶体管的漏极连接电源线；所述第四晶体管的栅极及漏极与所述第二晶体管的漏极连接，源极与所述第二晶体管的栅极、所述第一晶体管的源极以及所述第三晶体管的漏极连接；所述发光器件的正极与所述第二晶体管的源极连接，负极与所述公共接地端连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：郭瑞，
申请(专利权)人：京东方科技集团股份有限公司，北京京东方显示技术有限公司，
类型：实用新型
国别省市：