减少移动设备处理器输入端和输出端总数量的系统和装置制造方法及图纸

本文提供了一种被配置为减少移动设备处理器的通用输入端和输出端的总数量的系统和装置，用于向从外围器件收集的中断提供来自处理器的低延迟响应。在一个示例中，装置可以从多个外围器件收集中断请求，并且可以向处理器传送中断信息。与外围器件中断直接连接到处理器的系统相比，某些示例可以减少被配置为接收外围器件中断的处理器通用输入端和输出端的数量。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

除其它内容之外，本主题讨论了ー种被配置为减少移动设备处理器的通用输入端和输出端的总数量的系统和装置，并且更具体地说，低延迟中断收集器。
技术介绍
电子设备的小型化以及信号处理和无线通信的改进已经使世界市场向可以提供各种移动通信、娱乐和实用功能的多祥化的移动电子设备开放。这些设备通常包括主处理器和辅助提供通信或娱乐或实用功能的诸如传感器或换能器的一个或多个其它外围器件。每个外围器件通常需要使用主处理器的ー个或多个通用输入端和/或输出端(I/o)来例如传送与外围器件状态有关的信息(例如，在为传感器的情况下，传送所感测的信息)。在一些应用中，可以通过主处理器上的通用I/o的可用性来驱使移动电子设备提供某些通信、娱乐或实用功能的成本和/或能力。在某些示例中，可以在不使用任何处理器通用I/O的情况下处理中断。该示例可以使用通信总线来轮询外围器件，并且如果存在中断类型条件，则向外围器件提供服务。虽然这种类型的系统将減少专用于接收外围器件的中断的通用I/o的数量，但是中断延迟、中断条件的出现与处理器服务于该条件之间的时间间隔可能是不可预期的或者不可接受的。在这种示例中，中断延迟可能取决于通信总线的速度和被轮询的外围器件的数量。如果该延迟太长，则依赖于来自外围器件的及时信息的应用可能变得不实用或者可能无法提供有用的效用。使用处理器通用I/O可以提供非常低的延迟间隔。然而，这种通用I/O的可用性可能会限制所提供的可用外围器件的数量，或者可能会驱使高配系统的成本高于市场可以承受的成本。
技术实现思路
在某些示例中，本文公开的装置可以向多个外围器件中断提供来自处理器的低延迟响应。与外围器件中断可以直接连接到处理器的系统相比，某些示例可以减小被配置为接收外围器件中断的处理器通用输入端和输出端的数量。在一个示例中，ー种被配置为减少移动设备处理器的通用输入端和输出端的总数量的系统，所述移动设备处理器被配置为接收外围器件中断，所述系统包括移动设备处理器；多个外围器件；多个输入端，其被配置为从所述多个外围器件同时接收多个中断请求；以及控制逻辑，其被配置为向所述移动设备处理器提供在所述多个输入端处接收到的所述多个中断请求中至少ー个中断请求的指示；以及响应于来自所述移动设备处理器的中断信息请求，向所述移动设备处理器提供中断信息。在另ー示例中，ー种装置，包括多个输入端，其被配置为同时接收多个中断请求；以及控制逻辑，其被配置为向移动设备处理器提供在所述多个输入端处接收到的所述多个中断请求中至少ー个中断请求的指示；以及响应于来自所述移动设备处理器的中断信息请求，向所述移动设备处理器提供中断信息。该部分g在提供对本专利申请的主题的概括，并非g在提供对本技术的排他性或穷尽性解释。包含具体实施方式是为了提供与本专利申请有关的其它信息。附图说明在附图(其不一定按比例绘制)中，相似的数字可以描述不同的视图中的类似部件。具有不同字母后缀的相似数字可以表示类似部件的不同例子。附图以举例而非限制的方式大体示出了本文中讨论的各个实施例。图1大体示出了用于减少用于向多个外围器件提供服务的处理器通用I/O的数量的示例性系统。图2大体示出了示例性低延迟中断收集器。 图3大体示出了用于操作低延迟中断收集器以减少对用于接收外围器件中断的处理器通用I/o的使用的示例性方法。具体实施方式电子设备可以被配置为运行不断扩大的各种应用。某些应用依赖于具有诸如传感器、显示器、换能器等的ー个或多个特定外围器件的电子设备。外围器件可以中断电子设备处理器的操作以向处理器提供信息。在某些示例中，每个外围器件可以使用电子设备处理器的ー个或多个通用I/o来与电子设备处理器交換信息。这种接ロ在外围器件可以提供或请求新的信息的时间与处理器准备接受或提供新的信息的时间之间，通常可以具有低延迟间隔。然而，这种通用I/o的可用性可能会限制向系统提供的可用外围器件的数量，或者可能会驱使高配系统的成本高于市场可以承受的成本。本专利技术人已经认识到的，除其它内容之外，添加外围器件以与设备处理器接ロ相连可能会限制设备的性能，可能会増加设备的成本，或者如果该处理器上无法使用额外的通用输入端和/或输出端，则这可能是困难的或会被禁止。在各个示例中，可以使用低延迟中断收集器来解决这些问题，低延迟中断收集器可以响应于从外围器件接收的中断，允许ー个或多个额外的外围器件与设备处理器接ロ相连，而不消耗额外的通用1/0，也不会显著増加处理器的延迟。本专利技术人还认识到的，除其它内容之外，使用电子设备提供包括无线通信的通信、娱乐或实用功能的能力或成本可能涉及很多因素，这些因素包括在电子设备的处理器上可用的通用I/o的数量以及与向与处理器一起使用的外围器件提供服务相关联的延迟。这些外围器件可以包括但不限于多轴加速计和单轴加速计、电子罗盘、陀螺仪、环境光传感器、接近度传感器、触摸屏、声学换能器、全球定位感测设备等。本文提供了用于从两个或更多个外围器件收集中断请求、中断相关联的设备处理器并且向该处理器提供足以快速地向每个中断提供服务的信息的装置和方法。此外，在某些示例中，本文公开的装置和方法可以利用与直接连接到电子设备处理器的单个外围器件所使用的近似相同数量的通用I/o来实现上述功能。图1大体示出了用于减少向多个外围器件提供服务所使用的处理器通用I/O的数量的系统100的示例。在一个示例中，系统100可以包括处理器101、低延迟中断收集器(LLIC) 102和多个外围器件103。在某些示例中，处理器101可以包括微处理器、微控制器、用于便携式电子设备(例如，便携式媒体播放器、个人数字助理或用于蜂窝电话的基带处理器)的处理器或者ー个或多个其它处理器。LLIC 102可以从多个外围器件103接收中断请求，并且可以仅使用少量通用I/O向处理器101传送中断信息。在某些示例中，中断信息可以包括与请求外围器件的标识对应的值。在一个示例中，可以使用处理器101的两个通用输入端和ー个通用输出端在LLIC102与处理器101之间交换来自多个外围器件103的中断请求信息。在其它示例中，可以使用处理器101的一个双向通用I/0(GPT)和ー个通用输入端(GP1+1)在LLIC 102与处理器101之间交换来自多个外围器件103的中断请求信息。在某些示例中，例如，当特定的器件提供中断请求时，处理器101可以使用连接在处理器101与外围器件103中的每个外围器件之间的通信总线架构104与每个外围器件交換信息。通信总线架构104的示例可以包括但不限干内部集成电路(I2C)的总线架构和系统管理总线(SMB)架构。图2大体示出了低延迟中断收集器(LLIC) 202的示例。LLIC 202可以用于减小将多个外围器件与处理器(例如，蜂窝电话的基带处理器)接ロ相连所使用的通用I/o的数量。LLIC 202可以包括多个中断请求输入端(ΙΝΤρ ΙΝ \、……、INTn)、逻辑205、输入端和输出端、ALM/CLK、INTchn、并串转换器206和计数器207。在一个示例中，LLIC 202可以包括多个输入端(ΙΝ ^ΙΝ ^、……、INTn),所述多个输入端被配置为从多个外围器件接收中断请求信号。外围器件可以包括但不限于多轴加速计和单轴加速计、电子罗盘、陀螺仪、本文档来自技高网...

【技术保护点】
一种被配置为减少移动设备处理器的通用输入端和输出端的总数量的系统，所述移动设备处理器被配置为接收外围器件中断，其特征是，所述系统包括：移动设备处理器；多个外围器件；多个输入端，其被配置为从所述多个外围器件同时接收多个中断请求；以及控制逻辑，其被配置为：向所述移动设备处理器提供在所述多个输入端处接收到的所述多个中断请求中至少一个中断请求的指示；以及响应于来自所述移动设备处理器的中断信息请求，向所述移动设备处理器提供中断信息。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：罗伯特·A·卡德，
申请(专利权)人：快捷半导体苏州有限公司，快捷半导体公司，
类型：实用新型
国别省市：