线程级推测中的动态数据同步制造技术

在一个实施例中，本发明专利技术介绍一种推测引擎，用于通过从串行指令创建独立的线程并插入处理器指令，以在依赖源之前设置同步位，并在依赖源之后清除同步位来使串行指令并行化，其中该同步位被设计成停止依赖接收端在独立核上运行的线程。描述并要求保护其他的实施例。

【技术实现步骤摘要】
【国外来华专利技术】线程级推测中的动态数据同步
技术介绍
在现代处理器中，通常具有多个能够并行执行的计算核。然而，很多顺序或串行的应用和程序不能有效地利用并行架构。线程级推测(Thread-levelspeculation TLS)是一种使顺序程序并行化的有希望的技术，其利用静态或动态编译器和硬件以便在错误推测发生时恢复。然而在依赖加载和存储指令之间没有适当同步的情况下，例如，加载可在存储之前执行并导致数据违背，这破坏推测线程并且需要对于重新加载的数据的重新执行。附图简述附图说明图1是根据本专利技术一个实施例的示例系统的框图。图2是根据本专利技术一实施例的示例推测引擎的框图。图3A和3B是根据本专利技术一实施例的示例软件代码的框图。图4是根据本专利技术的一实施例的线程级推测中的动态数据同步的流程图。图5是根据本专利技术实施例的系统的框图。详细描述在各实施例中，引入具有推测高速缓存的处理器，该推测高速缓存具有同步位，该同步位被设置时可使高速缓存线或字的读取停止。本领域的技术人员将意识到这可防止错误的推测和相关的被破化线程的无效。还介绍了设置和清除同步位的处理器指令。编译器可利用这些指令来同步数据依赖性。本专利技本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】2010.06.29 US 12/826,2871.一种包括内容的存储介质，所述内容在被访问机器执行时导致所述访问机器 执行多核处理器的第一核中的指令；确定推测高速缓存中数据的地址作为依赖接收端的一部分；以及如果与所述数据相关联的同步位已经被第二核中的依赖源设置，则等待访问所述数据。2.如权利要求1所述的存储介质，其特征在于，还包括在被访问机器执行时导致所述访问机器通过执行处理器指令设置同步位的内容。3.如权利要求2所述的存储介质，其特征在于，还包括在被访问机器执行时导致所述访问机器通过执行处理器指令清除同步位的内容。4.如权利要求3所述的存储介质，其特征在于，所述依赖接收端包括加载指令。5.如权利要求3所述的存储介质，其特征在于，所述依赖接收端包括存储指令。6.如权利要求3所述的存储介质，其特征在于，与所述数据相关联的所述同步位包括高速缓存线位。7.如权利要求3所述的存储介质，其特征在于，与所述数据相关联的所述同步位包括高速缓存字位。8.如权利要求3所述的存储介质，其特征在于，用于通过执行处理器指令设置同步位的内容包括用于在生成依赖源地址时设置同步位的内容。9.一种系统,包括处理器，其包括用于执行指令的第一核和第二核；·推测高速缓存，用于存储用于所述处理器的数据和指令，所述推测高速缓存包括同步位以指示相关联的数据是否遭受依赖源，并且当同步位被设置时停止依赖接收端的操作； 耦...

【专利技术属性】
技术研发人员：W·刘，吴友峰，
申请(专利权)人：英特尔公司，
类型：
国别省市：