基于FPGA实现数字示波器数据压缩的方法技术

技术编号:8488815 阅读:278 留言:0更新日期:2013-03-28 07:19
本发明专利技术公开了一种基于FPGA实现数字示波器数据压缩的方法通过FPGA对模拟信号经模数转化器采集到的数字信号数据进行压缩,FPGA先将外部存储器中的数据存入存储器FIFO1内,根据给定的压缩率,从一组数据中找出数据的第一个值、最大值、最小值和最后一个值经压缩模块存入存储器FIFO2内,并对外部存储器中的数字信号循环处理,当存储器FIFO2内数据量达到设定值,存储器FIFO2将不再存取数据,将存储器FIFO2内的数据送给示波器屏幕显示,本发明专利技术既提高了示波器的存储深度,同时加快了示波器刷新速度,得到更加连续的波形,提高示波器的捕获率。

【技术实现步骤摘要】

本专利技术涉及示波器数字信号处理领域,尤其涉及一种基于FPGA实现数字示波器数据压缩的方法
技术介绍
数字示波器通过模数转换器(以下简称ADC)将模拟量转换为数字信号,通过FPGA采集最终显示到屏幕上。存储深度是数字示波器的重要指标参数。存储深度越高,在相同的采样时间内,示波器可以显示出越明显的波形细节,更利于用户观察波形。刷新率也是示波器的一个参数,刷新率越快,可以让用户看到更加连续的波形,提高示波器的捕获率。但是存储深度的越来越高,一次的采样的时间内需要存取的ADC数据也将变多,如果直接将全部ADC数据进行显示的话,会导致示波器的刷新速度变慢,波形的捕获率变低。
技术实现思路
本专利技术的目的在于提供一种既提高了示波器的存储深度,同时又不降低示波器刷新速度的基于FPGA实现数字示波器数据压缩的方法。为了实现上述目的,本专利技术如下技术方案 一种基于FPGA实现数字示波器数据压缩的方法,所述示波器包括 外部存储器,存储外部的模拟信号经模数转化器采集到的数字信号数据; FPGA,处理所述外部存储器中数字信号数据; 屏幕,显示经所述FPGA处理后的数字信号; 所述外部存储器、本文档来自技高网...

【技术保护点】
一种基于FPGA实现数字示波器数据压缩的方法,所述示波器包括:外部存储器,存储外部的模拟信号经模数转化器采集到的数字信号数据;FPGA,处理所述外部存储器中数字信号数据;屏幕,显示经所述FPGA处理后的数字信号;所述外部存储器、FPGA和屏幕依次电性连接,其特征在于:所述基于FPGA实现数字示波器数据压缩的方法为:通过FPGA对经模数转化器转化后的数字信号数据进行压缩,模数转化器转化后的数字信号存储在外部存储器中,采集到的信号总量定义为T,?FPGA压缩率定义为N,每一组数据信号量为a,组数为T/N,根据给定的压缩率,FPGA先从外部存储器存储的数字信号中取出a个数字信号存入存储器FIFO1...

【技术特征摘要】

【专利技术属性】
技术研发人员:蔡振越庄双集陈焕洵
申请(专利权)人:福建利利普光电科技有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1