一种D类功放芯片制造技术

本发明专利技术公开了集成电路领域的一种D类功放芯片，包括两个输入电容、系统时钟电路、放大器、PWM模块、H-桥式驱动电路、破音检测电路、校正电路、上电开关、启动模块和两个连续可调电阻；所述的两个连续可调电阻对应设置在放大器的两个输入端，校正电路的输出端设置第一电容、第二电容；第三开关和第四开关，第一电容和第二电容通过第四开关连接，第一电容连接两个连续可调电阻，第二电容通过第三开关连接D类功放芯片的V1端和VCM端，校正电路的EN输入端连接启动模块中使能信号电路。其技术效果是：在D类功放芯片启动和破音校正的过程中，实现了对放大器放大增益的连续调整。

【技术实现步骤摘要】

本专利技术涉及用于集成电路领域的一种D类功放芯片。
技术介绍
传统D类功放在工作时，经常因为音频输入信号过大或者电源电压降低而出现音频输入信号的电源幅度值超出输入PWM模块的三角波信号的电源幅度值的情况。三角波信号是用来对音频输入信号进行采样的。此时，音频输入信号经过扬声器滤波后会产生严重的削顶失真，即破音。音质变差，THD (总谐波失真)升高，甚至会损毁D类功放或者扬声器。 而在D类功放芯片中设计破音检测电路，可以防止上述情况的发生。请参阅图1，申请号为201020249702. O的专利技术专利中公布了一种防破音D类功放芯片。请参阅图I，其包括输入电容14、放大器2、PWM模块3、H-桥式驱动电路4、破音检测电路5和校正电路6，其中放大器2的两个输出端之间设置桥接开关21，校正电路6的输出端连接桥接开关21。请参阅图2，校正电路6的输出端设置后置与非门U9，输入端设置前置电容Cl、第一开关管Ml和第二开关管M2。前置电容Cl通过第一开关管Ml连接D类功放芯片的接地端，前置电容Cl通过第二开关管M2接D类功放芯片的Vl端(参考电压端)，前置电容Cl输出校正电压VC。在校正电路6启动的过程中，第一开关管M2导通，第二开关管M2关断，对前置电容Cl充电，直至前置电容Cl所产生的校正电压VC等于参考电压VI。然后第一比较器U5的P输入端和第二比较器U6的P输入端对应接收相互反相的第一三角波信号RAMPl 和第二三角波信号RAMP2。第一比较器U5的N输入端和第二比较器U6的N输入端对应接收校正电压VC的信号。当校正电压VC的高电位电平大于第一三角波信号RAMPl或第二三角波信号RAMP2的电源幅度值时，后置与非门U9的输出的CTRL2信号(桥式开关控制信号) 为高电平信号，桥式开关21导通,放大器2输出的电平为共模电平的信号,从而降低了 PWM 模块3的占空比，消除失真。反之，后置与非门U9的输出端输出的CTRL2信号为低电平信号，放大器2输出电平为正常电平的信号。这样设计的缺陷在于第一，校正电路6输出的CTRL2信号为数字信号，跳变 CTRL2信号，影响了 D类功放芯片的内部工作环境。最终影响D类功放芯片的EMI (电磁干涉)特性。第二，桥式开关21导通时，放大器2的两个输出端直接短路，PWM模块3的占空比下降了 50%，变化太过剧烈，影响D类功放芯片的整体声音质量。再则，D类功放芯片启动的过程中，该D类功放芯片在会有爆破声产生，从而影响整个D类功放芯片的音质。再请参阅图3，现有技术中，破音检测电路5包括第一 D触发器55、第二 D触发器 56和后置或非门57’，第一 D触发器55的Q端和第二 D触发器55的Q端对应连接后置或非门57’的两个输入端。第一 D触发器55的D端和第二 D触发器56的D端对应直接连接 PWM模块3的两个输出端。最终在PWM模块3输出的信号失真时，或非门57’输出的D信号为低电平信号。这样设计的缺陷在于当电源或者音频输入信号有噪声时，破音检测电路5 很容易被误触发，影响芯片的整体工作质量。
技术实现思路
本专利技术的目的是为了克服现有技术的不足，提供一种D类功放芯片，其既可抑制D 类功放芯片启动过程中出现爆破声的技术问题，同时又能在破音校正过程中，减缓PWM模块的占空比变化，改善D类功放芯片的整体声音质量。实现上述目的的一种技术方案是一种D类功放芯片，包括两个输入电容、系统时钟电路、放大器、PWM模块、H-桥式驱动电路、破音检测电路、校正电路、上电开关、启动模块和两个连续可调电阻；每个所述连续可调电阻都包括相互串联的输入电阻和第一 NMOS开关，所述输入电阻接一个所述的输入电容，所述第一 NMOS开关的漏极接到所述放大器的一个输入端；所述校正电路的输入端设有EN输入端和D输入端，所述校正电路的输出端设有第一电容C21、第二电容C20、第三开关SW3和第四开关SW4 ;所述第一电容C21和所述第二电容C20分别接地，且所述第二电容C20的电容值小于所述第一电容C21的电容值，所述第一电容C20和所述第二电容C21通过第四开关SW4连接；所述第二电容C20通过所述第三开关SW3分别连接D类功放芯片的VCM端和Vl端；所述第一电容C20同时连接两个所述的第一 NMOS开关的栅极，并向两个所述的第一 NMOS开关的栅极输出VC信号；所述破音检测电路的输出端接所述校正电路的D输入端；所述启动模块包括使能信号电路和启动控制电路；所述使能信号电路的输出端连接所述校正电路的EN输入端，并所述校正电路的EN输入端输出EN信号。进一步的，所述校正电路还设有第一时钟电路、第二时钟电路、第四异或门和第七异或门；所述第一时钟电路包括输入端、第一输出端和第二输出端，其中输入端接收充电时钟信号，第一输出端接到所述第四与非门的第一输入端，第二输出端接到所述第七与非门的第一输入端；所述第二时钟电路包括输入端、第一输出端和第二输出端，其中输入端接收放电时钟信号，第一输出端接到所述第四与非门的第二输入端，第二输出端接到所述第七与非门的第二输入端；所述第四与非门的第三输入端和所述第七与非门的第三输入端连接所述启动模块中的启动控制电路，接收来自所述启动控制电路的EN2N信号；所述第四与非门的输出端接所述第三开关SW3并输出第三控制信号，控制所述第三开关SW3的导通和关断；所述第七与非门的输出端接所述第四开关SW4并输出第四控制信号，控制所述第四开关SW4的导通和关断。再进一步的，所述校正电路还包括一个充放电控制电路，第一开关SWl和第二开关 SW2 ；所述第一开关SWl连接D类功放芯片的Vl端和所述第三开关SW3，所述第二开关 SW2连接D类功放芯片的VCM端和所述第三开关SW3 ；所述充放电控制电路设置EN输入端和D输入端、第一输出端和第二输出端；所述充放电控制电路的EN输入端即为所述校正电路的EN输入端，所述充放电控制电路的D输入端即为所述校正电路的D输入端；所述充放电控制电路的第一输出端接所述第一开关Sffl并输出第一控制信号，控制所述第一开关SWl的导通和关断，所述充放电控制电路的第 二输出端接所述第二开关SW2并输出第二控制信号，控制所述第二开关SW2的导通和关断。再进一步的，所述使能信号电路包括N个D触发器，该N个D触发器通过其CK端 和QN端依次串联，该N个D触发器的RB端同时连接所述上电开关；其中第N个所述的D触 发器，其D端接D类功放芯片的VDD端，其Q端即为所述使能信号电路的输出端，所述第一 时钟电路的输入端和第二时钟电路的输入端分别连接所述使能信号电路上从第一个D触 发器到第N-1个D触发器中任意一个的Q端，对应接收充电时钟信号和放电时钟信号。更进一步的，所述使能信号电路上，从第一个所述的D触发器到第N-1个所述的D 触发器，其D端与QN端短接。更进一步的，所述启动控制电路包括依次串联的共模上电电路、边沿检测电路和 第三反相器，所述边沿检测电路的输出端即为所述启动控制电路的第一输出端，输出EN2N 信号，所述第三反相器的输出端即为所述启动控制电路的第二输出端，输出EN2信号；每个所述连续可调电阻还包括第二 NMOS开关，其源极接D类功放芯片的VCM端， 其漏极接所述输入电容，其栅极接所述启动控制电本文档来自技高网...

【技术保护点】
一种D类功放芯片,包括两个输入电容（14）、系统时钟电路、放大器（2）、PWM模块（3）、H?桥式驱动电路（4）、破音检测电路（5）、校正电路（6）和上电开关，其特征在于：其还包括启动模块（7）和两个连续可调电阻（1）；每个所述连续可调电阻（1）都包括相互串联的输入电阻（11）和第一NMOS开关（12），所述输入电阻（11）接一个所述的输入电容（14），所述第一NMOS开关（12）的漏极接到所述放大器（2）的一个输入端；所述校正电路（6）的输入端设有EN输入端和D输入端，所述校正电路（6）的输出端设有第一电容（C21）、第二电容（C20）、第三开关（SW3）和第四开关（SW4）；所述第一电容（C21）和所述第二电容（C20）分别接地，且所述第二电容（C20）的电容值小于所述第一电容（C21）的电容值，所述第一电容（C20）和所述第二电容（C21）通过第四开关（SW4）连接；所述第二电容（C20）通过所述第三开关（SW3）分别连接D类功放芯片的VCM端和V1端；所述第一电容（C20）同时连接两个所述的第一NMOS开关（12）的栅极，并向两个所述的第一NMOS开关（12）的栅极输出VC信号；所述破音检测电路（5）的输出端接所述校正电路（6）的D输入端；所述启动模块（7）包括使能信号电路（71）和启动控制电路（72）；所述使能信号电路（71）的输出端连接所述校正电路（6）的EN输入端，并向所述校正电路（6）的EN输入端输出EN信号。...

【技术特征摘要】

【专利技术属性】
技术研发人员：刘燕涛，
申请(专利权)人：上海贝岭股份有限公司，
类型：发明
国别省市：