可经由通用序列总线装置开机的系统及其方法制造方法及图纸

本发明专利技术公开了一种可经由通用序列总线装置开机的系统和方法，该系统包含一通用序列总线连接端口、一嵌入式控制器、一平台控制器中枢及一基本输出输入单元。该嵌入式控制器用以当该系统关机且至少一通用序列总线装置插入该通用序列总线连接端口时，产生一开机信号；该平台控制器中枢用以根据该开机信号唤醒；该基本输出输入单元具有一开机顺序设定值，且当该基本输出输入单元根据该开机信号唤醒时，该基本输出输入单元根据该开机顺序设定值，通过该平台控制器中枢以优先从该至少一通用序列总线装置开始开机。本发明专利技术可使使用者非常方便地利用该通用序列总线装置插入该系统以开启该系统，而不须费心地找寻该系统上的电源开关。

【技术实现步骤摘要】

本专利技术涉及一种系统及其方法，尤其涉及一种。
技术介绍
在现有技术中，当使用者想要开启一主机时，使用者按下主机上的电源开关。然后，主机内的基本输出输入单兀会根据产生自电源开关的信号以及存储于基本输出输入单元内的开机顺序设定值，依序开启主机内的装置及耦接于主机的周边装置，其中主机通常先从主机内的硬盘开机。然而，当使用者想使用主机且主机为关机状态时，根据现有技术使用者必须费心地找寻主机上的电源开关，然后按下主机上的电源开关，以使主机依照开机顺序设定值先从主机内的硬盘慢慢开机。另外，随着云端技术的进步，主机或许不再有硬盘。因此，先从主机内的硬盘开机也许将不符合云端技术未来的趋势。综上所述，主机依照开机顺序设定值先从主机内的硬盘开机，对于使用者而言既不方便，也不符合云端技术未来的趋势。
技术实现思路
针对现有技术中存在的问题，本专利技术的目的在于提供一种可经由通用序列总线装置开机的系统和方法。本专利技术的一实施例提供一种可经由通用序列总线装置开机的系统。该系统包含一通用序列总线连接端口、一嵌入式控制器、一平台控制器中枢及一基本输出输入单元。该嵌入式控制器耦接于该通用序列总线连接端口，用以当该系统关机且至少一通用序列总线装置插入该通用序列总线连接端口时，产生一开机信号；该平台控制器中枢用以根据该开机信号唤醒；该基本输出输入单元耦接于该平台控制器中枢和该嵌入式控制器，其中该基本输出输入单元具有一开机顺序设定值，且当该基本输出输入单元根据该开机信号唤醒时，该基本输出输入单元根据该开机顺序设定值，通过该平台控制器中枢以优先从该至少一通用序列总线装置开始开机。本专利技术的另一实施例提供一种可经由通用序列总线装置开机的方法。该方法包含当一系统关机且至少一通用序列总线装置插入一通用序列总线连接端口时，一嵌入式控制器产生一开机信号；根据该开机信号，唤醒一平台控制器中枢和一基本输出输入单兀；该基本输出输入单元根据一开机顺序设定值，通过该平台控制器中枢以优先从该至少一通用序列总线装置开始开机。本专利技术的有益效果在于，本专利技术提供一种。该系统及方法利用一嵌入式控制器当该系统关机且至少一通用序列总线装置插入一通用序列总线连接端口时，产生一开机信号。然后，一基本输出输入单元可根据依开机顺序设定值，通过一平台控制器中枢以优先从该至少一通用序列总线装置开始开机。如此，一使用者将可非常方便地利用该通用序列总线装置插入该系统以开启该系统，而不须费心地找寻该系统上的电源开关。另外，随着一云端技术的进步，该系统内或许不再有一硬盘。因此，本专利技术亦可符合该云端技术未来的趋势。附图说明图I系为本专利技术的一实施例说明一种可经由通用序列总线装置开机的系统的示意图。图2、图3、图4和图5为说明通用型输入输出接脚的逻辑电位变化的示意图。图6为本专利技术的另一实施例说明一种可经由通用序列总线装置开机的系统的示意图。图7为本专利技术的另一实施例说明一种可经由通用序列总线装置开机的方法的流 程图。其中，附图标记说明如下100、600系统102通用序列总线连接端口104嵌入式控制器106平台控制器中枢108基本输出输入单元110通用型输入输出接脚612逻辑电路1082存储器BS开机信号BSSV开机顺序设定值FPV第一预定值LHV逻辑高电位LLV逻辑低电位SPV第二预定值Tl第一预定时间T2第二预定时间700 至 712步骤具体实施例方式请参照图1，图I为本专利技术的一实施例说明一种可经由通用序列总线装置开机的系统100的不意图。系统100包含一通用序列总线连接端口 102、一嵌入式控制器104、一平台控制器中枢(Platform Controller Hub,PCH)106及一基本输出输入单兀(Basic Input/Output System,BIOS) 108。嵌入式控制器102通过一通用型输入输出(General Purpose I/0)接脚110耦接于通用序列总线连接端口 102，用以当系统100关机、嵌入式控制器102的外部装置开机功能被致能且至少一通用序列总线装置插入通用序列总线连接端口 102时，产生一开机信号BS ;平台控制器中枢(Platform Controller Hub, PCH) 106用以根据开机信号BS唤醒，其中通用型输入输出接脚110可耦接于通用序列总线连接端口 102的8个接脚中的任一接脚；基本输出输入单元(Basic Input/Output System, BIOS) 108 f禹接于平台控制器中枢106和嵌入式控制器104，其中基本输出输入单元108内的存储器1082具有一开机顺序设定值BSSV，且开机顺序设定值BSSV内存储连接系统100的至少一装置的代码。基本输出输入单元108可根据嵌入式控制器102的外部装置开机功能，改变开机顺序设定值BSSV，或基本输出输入单元108可根据开机信号BS，改变开机顺序设定值BSSV。当基本输出输入单元108根据开机信号BS唤醒时，基本输出输入单元108即可根据改变过的开机顺序设定值BSSV通过平台控制器中枢106以优先从至少一通用序列总线装置开始开机，然后再根据开机顺序设定值BSSV，依序开启系统100内的装置及耦接于系统100的周边装置。请参照图2至图5，图2至图5为说明通用型输入输出接脚110的逻辑电位变化的示意图。根据高级配置与电源接口(advanced configuration and power interface,ACPI)的规范，当系统100处于关机状态时，系统100仍具有S5的电源。因此，当一通用序列总线装置插入通用序列总线连接端口 102时，通用型输入输出接脚110会根据S5的电源，产生一逻辑电位变化。如图2所示，通用型输入输出接脚110的逻辑电位变化为一逻辑低电位LLV到一逻辑高电位LHV的变化，且逻辑高电位LHV高于一第一预定值FPV ;如图3所示，通用型输入输出接脚110的逻辑电位变化为逻辑低电位LLV到逻辑高电位LHV的变化，且逻辑高电位LHV持续一高于第一预定值FPV的第一预定时间Tl ;如图4所示，通用型输入输出接脚110的逻辑电位变化为逻辑高电位LHV到逻辑低电位LLV的变化，且逻辑低电位LLV低于一第二预定值SPV ;如图5所示，通用型输入输出接脚110的逻辑电位变化为逻辑高电位LHV到逻辑低电位LLV的变化，且逻辑低电位LLV持续一低于第二预定值SPV的第二预定时间T2。因此，嵌入式控制器104即可根据通用型输入输出接脚110的逻辑电位变化，产生开机信号BS。另外，当多个通用序列总线装置同时插入通用序列总线连接端口 102时，基本输出输入单元108将根据开机顺序设定值BSSV及通用序列总线连接端口 102的连接端口的顺序，通过平台控制器中枢106以优先从多个通用序列总线装置中的一通用序列总线装置开始开机。请参照图6，图6为本专利技术的另一实施例说明一种可经由通用序列总线装置开机的系统600的不意图。系统600和系统100的差别在于嵌入式控制器102通过一逻辑电路612耦接于通用序列总线连接端口 102。如图6所示，逻辑电路612为一与门，逻辑电路612具有一第一输入端，耦接于通用序列总线连接端口 102的一接脚，一第二输入端，耦接于通用序列总线连接端口 102的另一接脚，及一本文档来自技高网...

【技术保护点】
一种可经由通用序列总线装置开机的系统，包含：一通用序列总线连接端口；一嵌入式控制器，耦接于该通用序列总线连接端口，用以当该系统关机且至少一通用序列总线装置插入该通用序列总线连接端口时，产生一开机信号；一平台控制器中枢，用以根据该开机信号唤醒；及一基本输出输入单元，耦接于该平台控制器中枢和该嵌入式控制器，其中该基本输出输入单元具有一开机顺序设定值，且当该基本输出输入单元根据该开机信号唤醒时，该基本输出输入单元根据该开机顺序设定值，通过该平台控制器中枢以优先从该至少一通用序列总线装置开始开机。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：廖谊婷，
申请(专利权)人：纬创资通股份有限公司，
类型：发明
国别省市：