【技术实现步骤摘要】
本专利技术涉及计算机领域，尤其涉及一种失效地址处理方法及装置。
技术介绍
计算机系统一般由处理器、内存、输入设备、输出设备和总线五个部分组成，其中内存用来保存处理器运行所需的指令和数据。内存一般是用半导体工艺的动态随机存储器(Dynamic Random Access Memory, DRAM)实现的，为了便于更换常常将内存做成包含多个DRAM芯片的内存条形式。为了能够使内存条的可靠性提高，内存条上往往还增加了 I或2个错误检测和纠正(Error Checking and Correction, ECC)校验芯片。在现有技术中，当程序访问内存时，若内存中的数据出现一个比特的错误，可以通 过ECC校验码检测出来并加以纠正，使计算机可以继续正常运行，并且由电可擦可编程只读存储器(Electrically Erasable Programmable Read-Only Memory, EEPR0M)记录下失效地址。但是当错误超过一个比特时，由于超过了 ECC的纠错能力，ECC校验芯片只能将错误检测出来但无法进行纠正，导致系统运行错误，在检测到错误后也要将失效地址记录在...
【技术保护点】
一种失效地址处理方法，其特征在于，应用于基本输入输出系统BIOS启动阶段，所述方法包括：读取第二存储器中存储的第一存储器中出现失效的存储单元的失效地址；其中，所述失效地址由操作系统OS在运行过程中检测到出现失效的单元后存储，所述第二存储器为非易失性存储器；当判断所述失效地址对应的出现失效的存储单元的失效类型为硬失效，且所述失效地址的分配类型为动态分配时，屏蔽所述失效地址。
【技术特征摘要】
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。