基于rd+的8b/10b编码电路制造技术

本发明专利技术公开了一种基于rd+的8b/10b编码电路，由基于rd+的5b/6b编码器、基于rd+的3b/4b编码器、5b后处理模块、3b后处理模块、数据合并模块以及两个异或模块构成。基于rd+的5b/6b编码器对低5比特数据进行5b/6b编码、并输入到5b后处理模块进行处理后输入到数据合并模块，基于rd+的3b/4b编码器对高3比特数据进行3b/4b编码、并输入到3b后处理模块进行处理后输入到数据合并模块。通过第一极性变化标示符信号和当前字符极性信号控制5b后处理模块的处理、通过第二极性变化标示符信号和第二字符极性信号控制3b后处理模块的处理。本发明专利技术能大量节省存储器资源。

【技术实现步骤摘要】

本专利技术涉及一种编码电路，尤其涉及一种基于rd+的8b/10b编码电路。
技术介绍
8b/10b，也叫做8比特/10比特，是目前许多高速串行总线采用的编码机制，如1394b、Serial ΑΤΑ、PCI Express、Infini-band、Fibre Channel (网状通道)、RapidIO 等总线或网络等。8b/10b编码的特性之一是保证DC平衡，采用8b/10b编码方式，可使得发送的“O”、“ I”数量保持基本一致，连续的“ I”或“O”不超过5位，即每5个连续的“ I”或“O”后必须插入一位“O”或“ I ”，从而保证信号DC平衡，它就是说，在链路超时时不致发生DC失调。通过8b/10b编码，可以保证传输的数据串在接收端能够被正确复原，除此之外，利用一些特殊的代码(在PCI-Express总线中为K码)，可以帮助接收端进行还原的工作，并且可以在早期发现数据位的传输错误，抑制错误继续发生。8b/10b编码是将一组连续的8位数据分解成两组数据，一组3位，一组5位，经过编码后分别成为一组4位的数据和一组6位的数据，从而组成一组10位的数据发送出去。相反，解码是将I组10位本文档来自技高网...

【技术保护点】
一种基于rd+的8b/10b编码电路，其特征在于：由基于rd+的5b/6b编码器、基于rd+的3b/4b编码器、5b后处理模块、3b后处理模块、数据合并模块以及两个异或模块构成；外部输入数据为8比特数据，该8比特数据拆分为低5比特数据和高3比特数据，所述低5比特数据输入到所述基于rd+的5b/6b编码器，所述高3比特数据输入到所述基于rd+的3b/4b编码器；一指示符信号，所述指示符信号分别输入到所述基于rd+的5b/6b编码器和所述基于rd+的3b/4b编码器；所述指示符信号用于控制所述基于rd+的5b/6b编码器和所述基于rd+的3b/4b编码器的编码；所述基于rd+的5b/6b编码器编码...

【技术特征摘要】

【专利技术属性】
技术研发人员：左耀华，
申请(专利权)人：上海华虹集成电路有限责任公司，
类型：发明
国别省市：