用于提高现场可编程门阵列的性能的装置和关联方法制造方法及图纸

一种现场可编程门阵列(FPGA)包括：一组监视电路，适于提供FPGA中的至少一个电路的工艺、电压和温度指示；以及控制器，适于根据用于至少一个电路的工艺、电压和温度指示来推导用于至少一个电路的体偏置值范围。FPGA还包括：体偏置生成器，适于向至少一个电路中的至少一个晶体管提供体偏置信号。体偏置信号具有在体偏置值范围内的值。

【技术实现步骤摘要】

公开的概念主要地涉及电子电路和器件(比如现场可编程门阵列(FPGA))并且更具体地涉及用于提高FPGA的性能的装置和关联方法。
技术介绍
电子器件的发展已经造成数目越来越多的功能和能力由半导体器件(例如集成电路(IC)(比如FPGA))实现。为了提供这些功能和能力，半导体器件(比如FPGA)持续包括数目越来越多的晶体管。为了降低成本而又满足更多功能和能力的规范，半导体技术持续地驱动向着更高器件密度和更小器件几何形状的趋势。那些趋势又已经造成ICUWnFPGA)中的增加功率消耗。
技术实现思路
根据公开的概念的广泛多种实施例可以用来提高电子电路(比如FPGA)的性能。根据一个不例实施例，一种FPGA包括一组监视电路,适于提供FPGA中的至少一个电路的工艺、电压和温度指示；以及控制器，适于根据至少一个电路的工艺、电压和温度指示来推导用于至少一个电路的体偏置值范围。FPGA还包括体偏置生成器,适于向至少一个电路中的至少一个晶体管提供体偏置信号。体偏置信号具有在体偏置值范围内的值。根据另一示例实施例，一种操作FPGA的方法包括接收监视信号，监视信号提供关于与FPGA中的至少一个电路有关的工艺、电压和温度的信息；并且至少部分基于关于工艺、电压和温度的信息确定体偏置值范围。该方法还包括生成体偏置信号，该体偏置信号具有在体偏置值范围内的值；并且向至少一个电路中的至少一个晶体管施加体偏置信号。根据又一不例实施例，一种FPGA包括至少两个监视电路,适于分别提供FPGA中的至少两个电路的工艺、电压和温度指示。FPGA还包括控制器，适于根据工艺、电压和温度指示并且根据至少两个电路的配置信息推导分别用于至少两个电路的至少两个体偏置值范围。FPGA还包括体偏置生成器，适于分别向至少两个电路中的至少一个晶体管提供至少两个体偏置信号。体偏置信号具有在至少两个电路的相应体偏置值范围内的值。附图说明附图仅图示示例实施例，因此不应视为限制本专利技术的范围。本领域普通技术人员理解公开的概念适用于其它同等有效的实施例。在附图中，在多幅图中使用的相同标号表示相同、相似或者等效功能、部件或者块。图I图示了根据一个示例实施例的FPGA的框图。图2示出了根据示例实施例的FPGA中使用的金属氧化物半导体(MOS)晶体管。图3描绘了根据一个示例实施例的FPGA的平面图。图4图示了根据一个示例实施例的FPGA中的可编程逻辑和可编程互连的框图。图5示出了根据一个示例实施例的体偏置控制器的框图。 图6描绘了根据一个示例实施例的使用体偏置范围的流程图。具体实施例方式公开的概念主要地涉及电子电路和器件(比如现场可编程门阵列(FPGA))并且更具体地涉及用于提高FPGA的性能的装置和关联方法。公开的概念的一个方面涉及基于监视的工艺、电压和温度(PVT)水平或者指示来调整或者提供FPGA中的至少某一部分、块、电路或者资源的体偏置电平。广而言之，针对FPGA中的一个或者多个电路监视工艺、电压和温度以确定工艺、电压和温度指示以便向FPGA中的一个或者多个电路提供体偏置信号。然后至少部分基于工艺、电压和温度指示或者监视值来确定体偏置值范围。在一些实施例中，也可以考虑关于电路的配置信息。例如可以基于是否已经针对相对低速度和相对低功率消耗配置电路或者块或者是否已经针对相对高速度和相对高功率消耗配置电路或者块来确定体偏置值范围。一般而言，配置信息可以包括关于电路、块等的所需、最大、最小操作速度和/或功率消耗的信息。向相应电路中的一个或者多个电路中的至少一个晶体管提供或者施加体偏置信号。体偏置信号具有相应体偏置值范围内的值。选择体偏置信号以便提高电路的并且因此提高FPGA的功率消耗或者耗散。在一些实施例中，如上文描述的那样，也可以在确定体偏置值时考虑关于电路的配置信息。图I图示了根据一个示例实施例的FPGA103的总体框图。FPGA103包括配置电路130、配置存储器(CRAM) 133、体偏置控制器140、可编程逻辑106、可编程互连109和I/O电路112。此外，如所期望的，FPGA103可以包括测试/调试电路115、一个或者多个处理器118、一个或者多个通信电路121、一个或者多个存储器124、一个或者多个控制器127和初始化电路139。注意该图示出了 FPGA103的总体框图。因此如本领域普通技术人员理解的那样，FPGA103可以包括其它块或者电路。这样的电路的例子包括时钟生成和分布电路等。另外如希望的那样，FPGA103可以包括模拟电路、其它数字电路和/或混合信号电路、熔丝、反熔丝等。可编程逻辑106包括诸如查找表(LUT)、乘积项逻辑、通过门、复用器(MUX)、逻辑门、寄存器、存储器等可配置或者可编程逻辑电路块。可编程互连109耦合到可编程逻辑106并且提供在可编程逻辑106内的各种块与FPGA103内或者以外的其它电路之间的可配置互连(耦合机制)(例如通过使用通过门和/或MUX)。在一些实施例中，可编程逻辑106和/或可编程互连109可以包括用于提供附加灵活性或者可编程性的熔丝和/或反熔丝。初始化电路139可以导致在FPGA103重置或者上电时执行各种功能。在上电时或者之后，FPGA103通常从外部器件获得配置信息。基于配置信息,配置或者编程FPGA核或者结构内的各种块或者设备或者FPGA103中的其它块或者资源。例子包括可编程逻辑106和可编程互连109。I/O电路112可以构成广泛多种I/O器件或者电路。I/O电路112可以耦合到FPGA103的各种部分(例如可编程逻辑106和可编程互连109)。I/O电路112提供用于FPGA103内的各种块与外部电路或者器件通信的机制和电路。测试/调试电路115有助于FPGA103内的各种决和电路的测试和故障测定。测试/调试电路115可以包括本领域普通技术人员已知的多种块或者电路。例如如希望的那样，测试/调试电路115可以包括用于在FPGA103上电或者重置之后执行测试的电路。如希望的那样，测试/调试电路115也可以包括编码和奇偶电路。FPGA103可以包括一个或者多个处理器118。处理器118可以耦合到FGPA103内的其它块和电路。如本领域技术人员理解的那样，处理器118可以从FPGAlO内或者外部的电路接收数据和信息并且以广泛多种方式处理信息。处理器118中的一个或者多个处理器可以构成数字信号处理器(DSP)。如希望的那样，DSP允许执行诸如压缩、解压、音频处理、视频处理、滤波等广泛多种信号处理任务。FPGA103也可以包括一个或者多个通信电路21。如本领域技术人员理解的那样，通信电路121可以有助于在FPGA103内的各种电路与FPGA103外部的电路之间的数据和信息交换。通信电路121的例子包括收发器、网络接口电路等。FPGA103还可以包括一个或者多个存储器124和一个或者多个存储器控制器127。存储器124允许存储FPGA102内的各种数据和信息(比如用户数据、中间结果、计算结果等)。如希望的那样，存储器124可以具有小粒度或者块形式。存储器控制器127允许接口到FPGA以外的电路并且控制该电路的操作和各种功能。例如，存储器控制器127可以接口到并且控制外部同步动态随机存取存储器(SDRAM)。体偏置本文档来自技高网...

【技术保护点】
一种现场可编程门阵列(FPGA)，包括：一组监视电路，适于提供所述FPGA中的至少一个电路的工艺、电压和温度的指示；控制器，适于根据所述至少一个电路的所述工艺、电压和温度指示来推导用于所述至少一个电路的体偏置值范围；以及体偏置生成器，适于向所述至少一个电路中的至少一个晶体管提供体偏置信号，所述体偏置信号具有在所述体偏置值范围内的值。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：I·拉希姆，J·T·瓦特，R·G·克利夫，A·L·李，PC·刘，
申请(专利权)人：阿尔特拉公司，
类型：发明
国别省市：