基于FPGA的高像素模组分屏显示系统技术方案

本实用新型专利技术提供一种基于FPGA的高像素模组分屏显示系统，包括USB控制器、图像存储模块、图像处理模块、摄像头模组，所述图像存储模块采用SDRAM芯片，所述图像处理模块采用FPGA芯片，所述摄像头模组、SDRAM芯片、USB控制器分别与所述FPGA芯片相连接，所述FPGA芯片设置有图像控制模块，用于控制选择分屏或全屏模式。通过FPGA对高像素模组的全尺寸图像进行有目的分割，对分割之后的图像进行重组，通过USB2.0接口传输到PC端，可以顺利的初始化模组并顺利传输模组获取的图像，可编程的电源设计，使转接板的电源设计更加方便，减少转接板上的LDO的使用并降低成本。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种图像处理系统，尤其是涉及一种基于FPGA进行高像素模组分屏显示的系统。
技术介绍
目前，随着高像素模组在客户端广泛的运用，高像素模组的图像测试凸显的愈来重要。高像素模组所获取的全尺寸的图像比较大，传输这些高像素图片到PC端所需要的传输带宽比较高；公司企业现有的图像测试平台无法满足对高像素模组的图像进行测试，解决这一问题成为一种必然
技术实现思路
本技术提供的高像素模组分屏显示系统解决了图像传输要求传输带宽高的问题，采用的方法是在满足测试要求的情况下，减少数据的传输量以满足测试帧率的要求。一种基于FPGA的高像素模组分屏显示系统，包括USB控制器、图像存储模块、图像处理模块、摄像头模组，所述图像存储模块采用SDRAM芯片，所述图像处理模块采用FPGA芯片，所述摄像头模组、SDRAM芯片、USB控制器分别与所述FPGA芯片相连接，所述FPGA芯片设置有图像控制模块，用于控制选择分屏或全屏模式。所述FPGA芯片还包括USB通信模块、时序控制模块、图像采集模块、图像显示模块和时钟管理模块，所述图像控制模块与图像采集模块、图像显示模块和时序控制模块相连接；所述图像采集模块与SDRAM芯片相连接；所述图像显示模块与USB通信模块相连接；所述USB通信模块与USB控制器相连接。所述FPGA芯片还包括I2C模块，所述I2C模块连接时序控制模块、图像控制模块，还连接图像采集模块。所述时序控制模块连接FPGA芯片内各功能模块，用于发出选择分屏或全屏模式信号，并与摄像头模组相连接。所述时序控制模块还包括输出时序模块，用于控制图像采集模块和SDRAM芯片间的数据传输。所述时钟管理模块能够调整，提供FPGA芯片的各功能模块的时钟信号。本技术提供的系统主要是通过FPGA对高像素模组的全尺寸图像进行有目的分割，对分割之后的图像进行重组，通过USB接口传输到PC端，以便对图像的质量进行测试。本技术提供的高像素模组分屏显示系统有以下优点I、采用了通用的USB2. O接口，方便使用、便于携带；2、用FPGA对高像素模组的图像进行分割和裁切，在不影响图像测试的情况下减少传输图像的大小，提高图像的传输帧率，提高生产效率；3、可编程MCLK频率，让高像素模组工作在更加合理的工作状态。可编程的切割位置，更好的满足图像测试要求；可编程的高像素模组的时序接收功能，可以接收各种时序高像素模组的数据；4、可编程的高像素模组供电电源设计，可以更好地满足高像素模组电源的供电要求。可编程电源的稳定性和可靠性更适用于高像素模组的生产。因此，运用高像素模组分屏显示平台可以顺利的初始化模组并顺利传输模组获取的图像，同时，可编程的电源设计，使转接板的电源设计更加方便，减少转接板上的LDO的使用并降低成本。附图说明 图I是本技术提供的实施例I的整体框架图；图2是实施例I中FPGA芯片的功能模块结构框架图；图3是实施例I中高像素模组分屏显示系统的程序流程图；图4是实施例I中高像素模组分屏显示系统的软件流程图。具体实施方式图I是基于FPGA的高像素模组分屏显示系统的实施例I的整体框架图，从图中可以看出数据的流向，如图所示，高像素模组分屏显示系统包括USB控制器、图像存储模块、图像处理模块、摄像头模组，所述图像存储模块采用SDRAM芯片，所述图像处理模块采用FPGA芯片，所述摄像头模组、SDRAM芯片、USB控制器分别与所述FPGA芯片相连接，从图中可以看出FPGA芯片和SDRAM构成了数据的处理模块，功能上在分屏模式下主要负责全尺寸图像的分割和图像重组，在全尺寸显示的模式下主要负责图像的缓存。USB控制器完成和上位机软件的交互及图像数据的传输，现有的图像测试系统没有FPGA和SDRAM处理模块，无法完成对高像素模组的图像传输。图2是实施例I中FPGA芯片的功能模块结构框架图，所述FPGA芯片设置有与图像控制模块，用于控制选择分屏或全屏模式。所述FPGA芯片还包括USB通信模块、时序控制模块、图像采集模块、图像显示模块和时钟管理模块，所述图像控制模块与图像采集模块、图像显示模块和时序控制模块相连接；所述图像采集模块与SDRAM芯片相连接；所述图像显示模块与USB通信模块相连接；所述USB通信模块与USB控制器相连接。所述FPGA芯片还包括I2C模块，所述I2C模块连接时序控制模块、图像控制模块，还连接图像采集模块。所述时序控制模块连接FPGA芯片内各功能模块，并包括与摄像头模组相连接的HSYNC时序模块、VSYNC时序模块和PCLK时序模块，用于发出选择分屏或全屏模式信号。所述时序控制模块还包括输出时序模块，用于控制图像采集模块和SDRAM芯片间的数据传输。所述时钟管理模块能够调整，提供FPGA芯片的各功能模块的时钟信号。图3是高像素模组分屏显示系统程序流程图，从此图中可以看出整个程序控制流程。上电开始就要对模组类型要做出判断是YUV数据格式输出还是RAW DATA数据格式输出。若是RAW DATA数据格式输出可以不做分屏模式的显示，直接传输原始数据供上位机进行全尺寸显示。若模组是YUV数据格式输出需要配置切割的起始地址，配置时序接收模块等，在此情况下有分屏模式和全尺寸模式，具体哪种模式取决于控制I/O的电平。根据在PC端显示的图像质量，修正各个配置以达到最好的图像显示效果。图4是实施例I中高像素模组分屏显示系统的软件流程图，从此图中可以看出软件的控制及切换流程。本技术提供的高像素模组分屏显示系统是通过FPGA芯片对高像素模组的全尺寸图像进行有目的分割，对分割之后的图像进行重组，通过USB接口传输到PC端，以便对图像的质量进行测试，可以顺利的初始化模组并顺利传输模组获取的图像，同时，可编程的 电源设计，使转接板的电源设计更加方便，减少转接板上的LDO的使用并降低成本。权利要求1.一种基于FPGA的高像素模组分屏显示系统，其特征在于包括USB控制器、图像存储模块、图像处理模块、摄像头模组，所述图像存储模块采用SDRAM芯片，所述图像处理模块采用FPGA芯片，所述摄像头模组、SDRAM芯片、USB控制器分别与所述FPGA芯片相连接，所述FPGA芯片设置有图像控制模块，用于控制选择分屏或全屏模式。2.根据权利要求I所述的基于FPGA的高像素模组分屏显示系统，其特征在于所述FPGA芯片还包括USB通信模块、时序控制模块、图像采集模块、图像显示模块和时钟管理模块，所述图像控制模块分别与图像采集模块、图像显示模块和时序控制模块相连接；所述图像采集模块与SDRAM芯片相连接；所述图像显示模块与USB通信模块相连接；所述USB通信模块与USB控制器相连接。3.根据权利要求2所述的基于FPGA的高像素模组分屏显示系统，其特征在于所述FPGA芯片还包括I2C模块，所述I2C模块连接时序控制模块、图像控制模块，还连接图像采集模块。4.根据权利要求2所述的基于FPGA的高像素模组分屏显示系统，其特征在于所述时序控制模块连接FPGA芯片内各功能模块，用于发出选择分屏或全屏模式信号，并与摄像头模组相连接。5.根据权利要求2所述的基于FPGA的高像素模组分屏显示系统，其特征在于所述时序控制模块还包括输出时序模块，用于控制图像采集模块和SDRAM芯片本文档来自技高网...

【技术保护点】
一种基于FPGA的高像素模组分屏显示系统，其特征在于：包括USB控制器、图像存储模块、图像处理模块、摄像头模组，所述图像存储模块采用SDRAM芯片，所述图像处理模块采用FPGA芯片，所述摄像头模组、SDRAM芯片、USB控制器分别与所述FPGA芯片相连接，所述FPGA芯片设置有图像控制模块，用于控制选择分屏或全屏模式。

【技术特征摘要】

【专利技术属性】
技术研发人员：吴业，张扣文，薛江亮，陈余天，丁亮，
申请(专利权)人：宁波舜宇光电信息有限公司，
类型：实用新型
国别省市：