信号处理装置及其信号处理方法制造方法及图纸

技术编号:8349544 阅读:200 留言:0更新日期:2013-02-21 07:33
本发明专利技术涉及一种信号处理装置及其信号处理方法。所述信号处理方法包括以下步骤:接收包含信息帧(IF)的串行信号(SS),所述信息帧(IF)中包含相应通道的通道信息(CI)和数据信息(DI);从所述串行信号(SS)中提取时钟信号(CLK);当通过计算所述时钟信号时钟计数(CC)达到最大时钟计数(MCC)时,生成负载信号(LS);根据所述负载信号(LS)将所述串行信号(SS)转换为并行信号(PS);以及通过比较经并行转换的并行通道信息(P_CI)与指示负载信号的数量的负载计数(LC)来改变所述最大时钟计数(MCC)。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种信号处理装置,并且更具体地,涉及一种用于将串行信号处理为并行信号的装置。
技术介绍
在磁屏蔽室(MSR)或射频屏蔽室(RFSR)中通过精密的传感器测量的电压信号传输至布置在屏蔽室外的数据采集(DAQ)板。DAQ板是用于将通过传感器或信号调节模块输出的电压信号转换成计算机可识别的数字信号的硬件。通常,安装在计算机上的DAQ板获取输出的电压信号,然后将电压信号传输至计算机。传输至计算机的电压信号储存在存储装置中或经分析和处理后显示在显示器上。
技术实现思路
技术问题本专利技术的实施例提供一种无需标记信号就能提取通道信息和数据信息的信号处理装置。本专利技术的实施例也提供一种无需标记信号就能够提取通道信息和数据信息的信号处理方法。 技术方案在本专利技术的一方面中,信号处理方法可包括接收包含信息巾贞的串行信号(SS),所述信息帧(IF)包含相应通道的通道信息(Cl)和数据信息(DI);从所述串行信号(SS)中提取时钟信号(CLK);当通过计算时钟信号(CLK)时钟计数(CC)达到最大时钟计数(MCC)时,生成负载信号(LS);根据所述负载信号(LS)将所述串行信号(SS)转换为并行信号(PS);以及通过比较经并行转换的并行通道信息(P_CI)与指示负载信号(LS)的数量的负载计数(LC)来改变所述最大时钟计数(MCC)。在本专利技术的另一方面中,信号处理装置可包括时钟发生器,其接收包含信息帧的串行信号以从所述串行信号提取时钟信号(CLK),所述信息帧包含相应通道的通道信息和数据信息;时钟计数器,其接收所述时钟发生器的时钟信号,以便当时钟计数达到最大时钟计数(MCC)时输出负载信号(LS);串行/并行转换器,其接收所述时钟信号(CLK)、所述负载信号(LS)和所述串行信号(SS),从而根据所述负载信号将所述串行信号(SS)转换为并行信号(LS);以及负载信号校正器,其接收所述时钟信号(CLK)、所述负载信号(LS)和并行信号(PS)的预定位置的并行通道信息(P_CI),然后改变所述最大时钟计数(MCC)。 技术效果根据本专利技术的实施例,信号处理装置从仅包含信息信号的串行信号中提取时钟信号和负载信号,并且自动校正负载信号的生成位置以确定信息帧。因此,所述信号处理装置能够在短时间内修复发生在串行信号传输中的信号传输错误。附图说明图I表示根据本专利技术一个实施例的信号处理装置。图2表示根据本专利技术实施例的串行信号。图3-5表示根据本专利技术其它实施例的信号处理装置。图6是表示根据本专利技术一个实施例 的信号处理方法的流程图。图7和图8是表示根据本专利技术其它实施例的信号处理方法的流程图。图9表示根据本专利技术再一个实施例的信号处理装置。101 :信号处理装置127 :负载信号校正器121 :时钟发生器122:时钟计数器123:串行/并行转换器124:负载计数器125:比较器126 :处理寄存器单兀(a process register unit)127 AND 电路具体实施例方式包含信息帧的串行数字信号无需同步信号即可通过光纤依次连续地传输。信息帧包含具有关于通道的信息的通道信息和具有相应通道的相应信息的数据信息。这种情况下,接收器接收的串行数字信号(SS)通过串行/并行转换器和负载信号(LS)转换为并行信号(PS)。然后,在并行信号中,在关于通道的信息被包含的位置比较并行通道信息和负载信号的生成计数,然后校正负载信号的生成位置。因此,可在准确的位置生成负载信号,以从接收到的串行信号中提取信息帧的通道信息和数据信息。以下参照附图更完整地说明本专利技术,附图示出了本专利技术的优选实施例。但是,这里还可以以各种不同形式实现本专利技术。更确切地说,提供这些实施例以便对于本领域技术人员来说,本专利技术的公开内容是详尽和完整的,并且充分表达本专利技术的范围。在附图中,相同的附图标记指代相同的引用。图I表示根据本专利技术一个实施例的信号处理装置。参照图1,串行信号(SS)包含具有固定比特(n bit)的信息帧。信息帧包含通道信息和数据信息。串行信号(SS)包含连续提供的信息帧。串行信号(SS)可在其作为光信号在发射器(110)处输出之后提供给接收器(120)。当串行信号(SS)通过光缆(119)传输,接收器(120)接收串行信号(SS)。然后,接收器(120)从连续的串行信号(SS)中识别信息帧,并且输出并行信号(PS)。并行信号(PS)可提供给数字输入/输出(DIO)板(130)。DIO板(130)接收并行信号(PS)并将接收到的并行信号(PS)提供给计算机(140)。计算机(140)可包含用于获得数据的应用软件。计算机(140)存储接收到的并行信号(PS)或利用软件处理通道的通道信息(Cl)和数据信息(DI)。发射器(110)包括模拟开关(112)、模数转换器(114)、时钟发生器(116)以及并行/串行转换器(118)。模拟开关(I 12)包括连接至N个通道CHfCHN的输入端口。输入至N个通道的信号是模拟信号,其可以是生物信号。生物信号可包括心电图(ECG)信号、脉冲信号、脑电图(EEG)信号、肌电图(EMG)信号以及生物磁信号中的至少一个。生物磁信号可以是脑磁图(magnetoenceephalogram)信号或心磁图(magnetocardiogram)信号。模拟开关(112)可根据通道选择信号(CSS )将具体输入端口的电压值提供给模数转换器(114)。时钟发生器(116)可包括生成时钟信号(CK)的时钟单元和时钟计数器。时钟信号(CK)可用作与模数转换器(114)和/或模拟开关(112)的同步中的同步信号。时钟发生器(116)施加模数转换器(114)所需要的通道选择信号(CSS)并且控制模拟开关(112)。模数转换器(114)可相继地或以确定的顺序接收模拟开关(112)的输出,然后在将接收到的输出转换为数字信号之后输出接收到的输出信号(DT)。时钟发生器(116)将通道选择信号(CSS)提供给并行/串行转换器(118)。通道·选择信号(CSS)可以是数字形式的并行信号。通道选择信号(CSS)可直接提供给模拟开关(112)或通过并行/串行转换器(118)提供给模拟开关(112)。当模拟开关(112)响应于通道选择信号(CSS)工作时,相应通道的电压在模数转换器(114)中转换为数字信号(DT)。通道选择信号(CSS)和模数转换器(114)的输出信息(DT)构成信息帧(IF),该信息帧(IF)作为串行信号(SS)输出。也就是说,并行/串行转换器(118)形成信息巾贞,在该信息帧中相应通道的通道信息和电压信息结合,然后该信息帧作为串行信号输出。根据本专利技术的改进实施例,串行信号(SS)在转换为光信号后通过光纤传输。然而,串行信号(SS)不限于光信号,并且可以是无线信号或有线信号(wired signal)。通常,为获得准确的信息帧,发射器(110)可通过光缆将识别信息帧的负载信号传输给接收器。然而,在这种情况下,光缆的数量和电路增加。作为一种无需增加光缆数量的识别信息帧的方法,包含众所周知的开始数字信号(标志信号)的信息帧可在接收器接收信息帧之前传输。在这一点上,如果在接收器处检测到开始数字信号,生成用于确定信息帧的负载信号。传输具体的开始数字信号有本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员:金镇穆权赫灿李龙镐金基雄
申请(专利权)人:韩国标准科学研究院
类型:
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1