摄像装置和摄像设备制造方法及图纸

本发明专利技术涉及一种摄像装置和摄像设备。该摄像装置在不会使像素部的性能劣化的情况下抑制外围电路的芯片面积增大，并且使得可以防止成本增加。该摄像装置包括第一半导体基板和第二半导体基板。像素部包括：光电二极管，各自用于通过光电转换来生成电荷；浮动扩散，各自用于临时存储光电二极管所生成的电荷；以及放大器，各自连接至浮动扩散，用于输出与相应的浮动扩散的电位相对应的信号。列电路分别连接至垂直信号线，用于对从像素部输出至垂直信号线的信号进行预定处理。

【技术实现步骤摘要】

本专利技术涉及一种摄像装置和摄像设备，尤其涉及与构成该摄像装置的电路有关的技术。
技术介绍
传统上，已开发了诸如数字照相机和数字摄像机等的摄像设备，其中该摄像设备使用CM0SAPS (互补金属氧化物半导体有源像素传感器)作为摄像装置来记录所拍摄图像。该摄像装置包括像素部和外围电路部。外围电路部从各像素读取信号并将该信号作为图像信号输出至外部。像素部利用光电二极管进行光电转换，并且形成在该像素部中的像素电 路将通过光电转换所获得的信号读出至外围电路部。近年来，随着像素的细微化，关于各像素的内部，电路的数量尽可能减少并且光电二极管的面积增大，由此确保摄像装置的性能。此外，随着摄像装置的功能提高，外围电路部的面积也增大。因此，正在开发用于在各单独的芯片上形成像素部和外围电路部的技术。日本特开2008-211220所公开的技术采用如下方法像素仅包括光电二极管和一部分开关，并且其它的开关形成在单独的芯片中。图27是用于说明传统的摄像装置的示意框图。该摄像装置包括像素部101’ ；垂直选择电路102’，用于选择像素部101’的像素中的至少一行；以及列电路103’，各自用于对从像素部101’中的由垂直选择电路102’选择的行上的像素所读取的信号进行预定处理。该摄像装置还包括列存储器104’，各自用于针对各列保持列电路103’已处理后的信号；水平选择电路105’，各自用于选择列存储器104'中所保持的信号的列；以及输出信号线106’，各自用于将水平选择电路105'中的相应水平选择电路所选择的列的信号读出至输出电路107'中的相应输出电路。注意，该摄像装置不仅包括所示的组件，还包括时序发生器和控制电路等，其中该时序发生器用于向垂直选择电路102’、水平选择电路105’、列电路103’等分别供给定时信号。垂直选择电路102’顺次选择像素部101’的多个行，并将所选择的信号输出至列存储器104’。水平选择电路105’顺序选择各相应的列存储器104’中所保持的信号，并经由相应的输出信号线106’将所选择的信号输出至各相应的输出电路107’。像素部101’是通过将多个像素排列成二维阵列所构成的，从而提供二维图像。这些电路形成在一个半导体基板上，并且随着半导体工艺的细微化设计，进行像素间距的缩小化以及外围电路的面积缩小化。图28是示出传统的摄像装置中的一个像素的结构、以及用于从该像素读取信号的电路的结构的图。如图28所示，用于提供二维图像的像素阵列是通过将多个像素排列成二维阵列所构成的。各像素201’被配置成包括光电二极管(以下还称为“ro”) 202’、传送开关203’、浮动扩散(以下还称为“FD”)204’、复位开关207’ ,MO S放大器205’和选择开关206’。PD202’用作光电转换元件，其中该光电转换元件用于通过光电转换将经由光学系统所入射的光转换成电信号，由此生成电荷。TO202’的正极连接至接地线，并且TO202’的负极连接至传送开关203’的源极。传送开关203’由输入至其栅极端子的传送脉冲ΦΤΧ所驱动，以将Η)202'中所产生的电荷传送至FD204’。FD204’用作电荷电压转换部，其中该电荷电压转换部用于临时累积电荷并将所累积的电荷转换成电压信号。MOS放大器205’用作源极跟随器，并且其栅极输入有在FD204'中通过对电荷进行转换得到的电压信号。此外，MOS放大器205’的漏极连接至用于供给第一电位的第一电源线VDDl，并且其源极连接至选择开关206’。选择开关206’由输入至其栅极的垂直选择脉冲CtSEL所驱动，其漏极连接至MOS放大器205’，并且其源极连接至垂直信号线(列信号线)208’。当垂直选择脉冲Φ SEL变为有效水平(高水平)时，属于像素阵列的相应行的各像素的选择开关206’变为导通，由此使MOS放大器205’的源极连接至垂直信号线208’。复位开关207’的漏极连接至用于供给第二电位(复位电位)的第二电源线VDD2，并且其源极连接至FD204’。此外，复位开关207’由输入至其栅极的复位脉冲(^RES所驱动，以消除FD204’中所累积的电荷。 浮动扩散放大器不仅包括FD204’和MOS放大器205’，还包括用于向垂直信号线208’供给恒定电流的恒流源209’。在构成选择开关206’所选择的行的各像素中，FD204’将从TO202’传送至FD204’的电荷转换成电压信号，并且经由浮动扩散放大器将该电压信号输出至针对各列所设置的垂直信号线(列信号线)208’。连接至垂直信号线(列信号线)208’的列电路103’各自例如由⑶S(相关双采样)电路和增益放大器来实现。此外，列电路103’由针对各列、各自具有相同结构的各电路所形成。将列电路103’处理后的信号保持在列存储器104'中的相应列存储器中。将列存储器104'中所保持的信号经由输出信号线106’传送至输出电路107’。输出电路107’对该输入信号进行放大和阻抗转换等，并将处理后的信号输出至摄像装置的外部。然而，在日本特开2008-211220所述的技术中，芯片经由像素内信号量微弱的各浮动扩散相连接，因而FD产品的制造偏差导致FD的容量值出现偏差，这造成PRNU (光响应非均匀性)和DSNU (暗信号非均匀性)。此外，尽管日本特开2008-211220没有描述读出电路的布局和位置，但由于像素部和外围电路部形成在单独芯片上，因此期望与现有技术相比更加高效地对读出电路进行布局和布置。此外，近年来，与针对各列将模数转换器引入列电路内的情况相同，已将实现多个功能的电路引入外围电路内，因而外围电路的芯片面积增大。这导致不仅发生外围电路所产生的热在各像素的TO202’内产生暗电流的问题，还发生在外围电路的配置出现偏差的情况下、该暗电流在画面相应区域内变得不均匀的问题。
技术实现思路
本专利技术提供一种用于在不会使像素部的性能劣化的情况下抑制外周电路的芯片面积增大并且使得可以防止成本增加的摄像装置、以及摄像设备。本专利技术还提供一种具有形成在不同区域中的像素部和外围电路部的摄像装置、以及摄像设备，其中，通过在不会使像素部的性能劣化的情况下高效地配置外围电路来抑制芯片面积增大，并且抑制了由于外围电路所产生的热而引起的暗电流在画面相应区域内的不均匀性。在本专利技术的第一方面中，提供一种摄像装置，包括第一半导体基板和第二半导体基板；像素部，其包括光电转换元件，各自用于通过光电转换来生成电荷；浮动扩散部，各自用于临时存储所述光电转换兀件的其中一个所生成的电荷；以及放大器，各自用于输出与所述浮动扩散部的其中一个的电位相对应的信号；多个列信号线，其中针对各列使所述信号从所述像素部输出至所述多个列信号线；以及多个列电路，其分别连接至所述多个列信号线，并且用于对输出至所述多个列信号线的信号进行预定处理，其中，所述像素部形成在所述第一半导体基板的区域上并且所述多个列电路形成在所述第二半导体基板的区域上，以使得在从光入射侧观看所述摄像装置的情况下，所述多个列电路以重叠方式位于所述像素部的下方。在本专利技术的第二方面中，提供一种包括该摄像装置的摄像设备。在本专利技术的第三方面中，提供一种摄像装置，包括半导体基板，其包括第一面和第二面；像素部，其包括光电转换元件，各自用于通过光电转换来生成本文档来自技高网...

【技术保护点】
一种摄像装置，包括：第一半导体基板和第二半导体基板；像素部，其包括：光电转换元件，各自用于通过光电转换来生成电荷；浮动扩散部，各自用于临时存储所述光电转换元件的其中一个所生成的电荷；以及放大器，各自用于输出与所述浮动扩散部的其中一个的电位相对应的信号；多个列信号线，其中针对各列使所述信号从所述像素部输出至所述多个列信号线；以及多个列电路，其分别连接至所述多个列信号线，并且用于对输出至所述多个列信号线的信号进行预定处理，其中，所述像素部形成在所述第一半导体基板的区域上并且所述多个列电路形成在所述第二半导体基板的区域上，以使得在从光入射侧观看所述摄像装置的情况下，所述多个列电路以重叠方式位于所述像素部的下方。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：岸隆史，
申请(专利权)人：佳能株式会社，
类型：发明
国别省市：