一种IRIG-B（DC）码的串口智能解码实现方法技术

本发明专利技术提出的一种IRIG-B(DC)码的RS232串口智能解码方法，具体地说，是涉及一种IRIG-B（DC）码的正反极性的RS232串口智能解码的实现方法，解决了现有的IRIG-B(DC)码的解码硬件电路复杂，输入信号极性不能接错的缺点。该解码方法中硬件部分包括：带有双RS232串口的单片机，可编程逻辑器件。本发明专利技术电路结构简单，可实现IRIG-B（DC）码的正、反极性解码。

【技术实现步骤摘要】

本专利技术涉及时间统一
，用于IRIG-B(DC)码解调或检测设备中，是一种IRIG-B (DC)码RS232串口智能解码方法，具体地说，是涉及一种IRIG-B (DC)码的正反极性的RS232串口智能解码的实现方法。
技术介绍
IRIG-B(DC)码是传递时间的一种编码方式。IRIG-B(DC)码具有在有线传递时间信息上抗干扰能力强、传播距离远，精度高等特点，因此，它被广泛运用于时间统一技术上。现在对时间的要求越来越高，除了准确性，可靠性是同样重要的一个指标。用最小的，最简单的电路，实现所需的功能，是解决可靠性的一个重要途径。本专利技术与传统解码方法相比，具有电路结构简单，可靠性高，成本低，且可实现IRIG-B (DC)码的正、反极性 解码等特点。
技术实现思路
本专利技术的目的在于提供一种简单的解调IRIG-B(DC)码的方法，除了硬件电路结构简单以外，软件设计也相对简单，可以解正负极性的IRIG-B(DC)码，提高了系统的可靠性，智能性。为了实现上述目的，本专利技术采用的技术方案如下 一种IRIG-B (DC)码的串口智能解码实现方法，其特征在于，包括实现解码功能的具有双本文档来自技高网...

【技术保护点】
一种IRIG？B（DC）码的串口智能解码实现方法，其特征在于，包括具有双RS232串口的解码芯片，以及可编程逻辑芯片CPLD，所述控制芯片与可编程逻辑芯片相连接，信号输入CPLD，输出信号通过RS232串口输出，并通过CPLD放出准秒信号。

【技术特征摘要】

【专利技术属性】
技术研发人员：李猛，沈卓，
申请(专利权)人：成都天奥电子股份有限公司，
类型：发明
国别省市：