用于快速唤醒振荡器的快速启动超低功率偏置发生器制造技术

一种用于快速唤醒振荡器的快速启动超低功率偏置发生器。多种实施例涉及一种偏置发生器，包括：偏置发生器电路；主启动电路，向偏置发生器电路中的第一节点施加电流；次启动电路，向偏置发生器电路中的附加节点施加电流；以及功率开关，接收来自电源的功率，并将功率提供至偏置发生器电路、主启动电路和次启动电路。

【技术实现步骤摘要】
用于快速唤醒振荡器的快速启动超低功率偏置发生器的制作方法用于快速唤醒振荡器的快速启动超低功率偏置发生器
技术介绍
设计一种具有几微安的主动模式电流消耗和受控的突入电流的快速启动振荡器具有许多问题。通常，快速启动会引起大的突入电流，所述大的突入电流在控制回路接入(kick in)时逐步减小。在控制回路闭合的时间期间，期望的突入电流可能超过期望的设计预算。此外，如果还需要振荡器精确，则可能需要更精准的偏置发生器来传递更精确的基准电压和电流。这种精确性通常的代价是电流消耗增大，启动时间增加，以及精确地稳定控制回路的时间增加。此外，如果振荡器需要工作在更高的频率(例如，IOMHz)下，则电流消耗也会增大。
技术实现思路
提供了针对快速唤醒振荡器和其他应用而启用快速启动超低功率偏置发生器的实施例。 提供了不同示例实施例的简要概述。在以下概述中进行了一些简化和省略，以强调和介绍示例实施例的一些方面，但并不是为了限制本专利技术的范围。在后续部分中将给出示例实施例的详细描述，以便于本领域技术人员实现和使用本专利技术构思。多种实施例还可以涉及一种偏置发生器，包括偏置发生器电路；主启动电路，所述主启动电路向偏置发生器电路中的第一节点施加电流；次启动电路，所述次启动电路向偏置发生器电路中的附加节点施加电流；以及功率开关，所述功率开关接收来自电源的功率，并将功率提供至偏置发生器电路、主启动电路和次启动电路。多种实施例还可以涉及一种产生偏置信号的方法，包括向偏置发生器电路供应功率；向偏置发生器电路中的节点施加第一启动电流；向偏置发生器电路中的附加节点施加第二启动电流；以及输出偏置信号。多种实施例还可以涉及一种控制偏置发生器的方法，包括接收外部时序控制信号；向主启动电路施加外部时序控制信号；通过对外部时序控制信号进行延迟来产生第一时序控制信号；向主启动电路和次启动电路施加第一时序控制信号；通过对外部时序控制信号进行延迟来产生第二时序控制信号；以及向功率开关施加第二时序控制信号，以向偏置发生器供应功率。附图说明为了更好地理解各个示例实施例，参考附图，其中图I是示出了根据相关技术的具有启动电路的主偏置发生器的电路图；图2是示出了以多个启动模块来实现的分布式启动电路的实施例的电路图；以及图3是示出了图2的电路如何操作的时序图。具体实施例方式现在参考附图公开了各个示例实施例的许多方面，附图中相似的数字表示相似的组件或步骤。在设计偏置发生器时，可以有许多重要的设计参数，例如噪声、电源减弱系数(power supply rejection ratio)、功耗、由于温度而引起的输出漂移(drift)、工作电压范围、绝对输出值的精度以及可靠的启动。开发了许多技术来实现这些质量，然而几乎所有这些技术都以增加启动和稳定时间而告终。由于可能需要应用这些技术之中的一些来实现高的性能，所以必须以某种其他方式来解决缓慢启动的问题。主偏置发生器可以是造成缓慢启动的重要贡献者之一。因此，通过改进主偏置发生器可能会实现超低功率且快速的唤醒。传统上，相关技术的偏置发生器包括一个启动电路。图I是示出了根据相关技术的主偏置发生器100的电路图，所述主偏置发生器100包括启动电路110和偏置发生器电路120。偏置发生器电路120可以包括级联(cascoded)PMOS晶体管122和级联NMOS晶体管124。偏置发生器电路120可以包括输出Vl OUT和V2 0UT，其中Vl OUT和V2 OUT是用于驱动振荡器的偏置信号。启动电路110可以控制PMOS晶体管122的启动行为。备选地，启动电路110可以控制NMOS晶体管124的启动行为。偏置发生器电路120的合适启动可以提供可靠的操作。如果主偏置发生器100设计用于超低功率(例如，毫微安偏置)，则可·能没有足够的电流来足够快速地对偏置发生器电路的内部节点进行充电和放电以在几微秒内产生输出。图2是示出了以多个启动电路实现的分布式启动电路的实施例的电路图。为了提高主偏置发生器的启动性能，将启动电路分布成多个启动电路，所述多个启动电路独立地并且按照受控的顺序方式控制PMOS晶体管、NMOS晶体管以及所有高阻抗节点。主偏置发生器200可以包括偏置发生器电路220、功率开关230、主启动电路235、次启动电路240、完全断电电路245、断电电路250、顺序上电电路255和延迟元件260。偏置发生器电路220与图I的偏置发生器电路相同，并且可以包括级联PMOS晶体管222和级联NMOS晶体管224。功率开关230可以连接至电源，并且可以从延迟元件260接收时序控制信号TPDPS0功率开关230基于时序控制信号TPDPS将功率与主偏置发生器200连接和断开。功率开关230可以控制完全断电模式下的泄漏电流。主启动电路235可以向节点Y提供启动电流。如图2所示，节点Y可以处于下部NMOS级联晶体管224的栅极处。向节点Y提供启动电流可以允许对节点Y下方的晶体管直接供能，而不是依赖于通过PMOS级联晶体管222和上部NMOS级联晶体管224传播的电流来对节点Y下方的晶体管供能，后者花费时间，从而无法快速从主偏置发生器200产生启动功率。此外，节点Y下方的晶体管是偏置发生器电路220的关键元件之一。主启动电路235可以接收时序控制信号TH)和TPDN，并且可以连接至完全断电电路245。时序控制信号TPD和TPDN可以提供针对主启动电路235的时序控制，以控制主偏置发生器200的启动时序。完全断电电路245可以允许主启动电路235完全关断，其结果是使主偏置发生器200完全关断。次启动电路240可以向节点A、B和X提供启动电流。次启动电路240可以接收控制信号TPDN，所述控制信号TPDN可以提供针对次启动电路240的时序控制，以控制主偏置发生器200的启动时序。完全断电电路245和断电电路250可以一起工作，以将偏置发生器电路200断电。完全断电电路245可以结合功率开关230来工作，以将至主偏置发生器200的所有功率都完全切断。此外，完全断电电路245可以将主启动电路235的输出接地。主偏置发生器200中唯一的功率将是由于通过功率开关230的电流泄漏而引起的。此外，断电电路250可以将偏置发生器电路220中特定的节点接地。存在不需要完全断电的情况，例如，当需要快速启动时。在这种情况下，将功率开关230关断，从而允许向内部电源线226施加功率。这可以对偏置发生器电路220的一部分供能以允许快速启动，原因在于内部电源线226不需要提升到其期望的电压电平来对偏置发生器电路220的一部分供能。这一操作的代价是通过偏置发生器电路220的附加泄漏电流以及附加的功耗。尽管完全断电电路245和断电电路250被示为单独的电路，然而完全断电电路245和断电电路250也可以集成为更大的电路，所述更大的电路可以包括主偏置发生器200的其他电路元件中的若干个。顺序上电电路255可以用于控制偏置发生器电路220的电压输出。顺序上电电路255可以包括开关，当来自偏置发生器电路220的输出达到期望的状态时，所述开关接通以将所述输出提供至振荡器。由于能量移动通过偏置发生器电路220需要时间，所以偏置发 生器电路220的输出达到期望的状态可能需要时间。此外，当在偏置发生器200关断本文档来自技高网...

【技术保护点】
一种偏置发生器，包括：偏置发生器电路；主启动电路，所述主启动电路向偏置发生器电路中的第一节点施加电流；次启动电路，所述次启动电路向偏置发生器电路中的附加节点施加电流；以及功率开关，所述功率开关接收来自电源的功率，并将功率提供至偏置发生器电路、主启动电路和次启动电路。

【技术特征摘要】
2011.07.27 US 13/192,1071.一种偏置发生器,包括 偏置发生器电路； 主启动电路，所述主启动电路向偏置发生器电路中的第一节点施加电流； 次启动电路，所述次启动电路向偏置发生器电路中的附加节点施加电流；以及功率开关，所述功率开关接收来自电源的功率，并将功率提供至偏置发生器电路、主启动电路和次启动电路。2.根据权利要求I所述的偏置发生器，还包括时序控制信号，用于按照期望的顺序将功率开关、主启动电路和次启动电路接通。3.根据权利要求2所述的偏置发生器，还包括延迟元件，所述延迟元件接收外部时序控制信号以产生所述时序控制信号。4.根据权利要求I所述的偏置发生器，还包括断电电路，所述断电电路将偏置发生器断电。5.根据权利要求I所述的偏置发生器，其中，所述偏置发生器电路还包括级联PMOS晶体管对和级联NMOS晶体管对。6.根据权利要求5所述的偏置发生器，其中 级联PMOS晶体管对连接在电源线和级联NMOS晶体管对之间，以及级联NMOS晶体管对连接在地与级联PMOS晶体管对之间，并且 主启动电路连接至级联NMOS晶体管对之间的节点。7.根据权利要求I所述的偏置发生器，其中，偏置发生器电路对振荡器进行偏置。8.—种产生偏置信号的方法,包括 向偏置发生器电路供应功率； 向偏置发生器电路中的节点施加第一启动电流； 向偏置发生器电路中的附加节点施加第二启动电流；以及 输出偏置信号。9.一种控制偏置发生...

【专利技术属性】
技术研发人员：凯文·马胡提，山凯特·甘地，
申请(专利权)人：NXP股份有限公司，
类型：发明
国别省市：