一种恒流充电模式下的充电管理电路制造技术

本发明专利技术提供一种恒流充电模式下的充电管理电路，其包括输出电路和控制电路，所述输出电路包括连接于电源和中间节点之间的第一功率开关、连接于中间节点和地之间的第二功率开关、连接于中间节点和输出电路的输出端之间的电感，连接于输出电路的输出端和地之间的电容；所述控制电路用于检测所述电感的电感电流，当所述电感电流大于第一电流阈值时，控制第一功率开关关断和第二功率开关导通，当所述电感电流小于第二电流阈值时，控制第一功率开关导通和第二功率开关关断，其中第一电流阈值大于第二电流阈值。从而将充电管理电路输出的平均电流IA调整到某个设定值，其电路结构较简单，可以节省芯片面积，降低芯片的成本。

【技术实现步骤摘要】
本专利技术涉及电源管理领域，特别涉及一种恒流充电模式下的充电管理电路。
技术介绍
充电管理芯片(或者称为充电管理电路)通常被用于延长锂电池使用寿命和提高锂电池的安全性。请参考图I所示，其为现有技术中恒流充电模式下的充电管理电路的电路示意图。该充电管理电路包括输出电路110和反馈控制电路120。所述输出电路110 包括 PMOS (P-channel Metal Oxide Semiconductor)晶体管MPl (或者称为第一功率开关)、NMOS (N-channel Mental Oxide Semiconductor)晶体管 丽I (或者称为第二功率开关)、电感LI、检测电阻Rl和电容Cl。PMOS晶体管MPl和NMOS晶体管丽I依次串联于输入电源VDD和地之间，电感LI、检测电阻Rl和电容Cl依次串联于PMOS晶体管MPl和NMOS晶体管丽I的连接节点LX和地之间，其中检测电阻Rl和电容Cl的连接节点作为所述输出电路110的输出端VBAT (或者称为电池端VBAT)。电池BAT的正、负极分别连接于输出电路110的输出端VBAT和地之间。PMOS晶体管为主开关，NMOS晶体管丽I为同步整流开关，电感LI和电容Cl构成滤波电路，输出平均电流IA。所述反馈控制电路120包括运算放大器0ΡΑ、滤波电路122、误差放大器EA、振荡器124、脉宽调制(PWM:Pulse Width Modulation)比较器PWMC、补偿电路126和控制电路128。所述运算放大器OPA用于采集检测电阻Rl上的压降，其正相输入端与电感LI和检测电阻Rl的连接节点相连，其反相输入端与检测电阻Rl和电容Cl的连接节点(即输出电路的输出端VBAT)相连，其输出端输出反映流经检测电阻Rl的平均电流信号IA的反馈电压VIA。所述误差放大器EA对所述反馈电压VIA和参考电压VR的差进行放大以输出误差放大信号ΕΑ0。为了减小脉动的反馈电压VIA (其为直流电压)中的交流成分，在运算放大器OPA与所述误差放大器EA的正相输入端之间连接有滤波电路122。所述脉宽调制比较器PWMC比较由所述振荡器124产生的三角波信号RAMP和所述误差放大信号EAO以得到脉宽调制信号PWM0。由于整个反馈环路采用闭环控制，实现环路稳定性较困难，因此，在所述误差放大器EA与所述脉宽调制比较器PWMC之间连接有补偿电路126，来满足稳定性要求。所述控制电路128包括与PMOS晶体管MPl的控制端相连的第一输出端GPl和与NMOS晶体管丽I的控制端相连的第二输出端GN1，其根据所述脉宽调制信号PWMO控制PMOS晶体管MPl和NMOS晶体管MNl交替导通，从而使所述输出电路110输出的平均电流IA调整到某个设定值。如图I所示的恒流充电模式下的充电管理电路包括如下缺点第一、在所述输出电路110中需要检测电阻R1，此电阻一般电阻值较小，且需是散热较好的功率电阻，价格较高；第二、检测电阻Rl上将产生额外的功率损耗，降低系统效率；第三、由于补偿电路126至少由电容构成，或者是电容和电阻串联或并列构成。此电容将消耗较大的芯片面积，增加了芯片成本；第四、环路补偿的同时限制了所述输出电路110中的电感LI和电容Cl的选择，只能采用某些固定电感值和电容值，不当选择可能导致振荡。因此，有必要提供一种改进的技术方案来克服上述问题。
技术实现思路
本专利技术的目的在于提供一种恒流充电模式下的充电管理电路，其电路结构较简单，可以节省芯片面积，降低芯片的成本。为了解决上述问题，本专利技术提供一种恒流充电模式下的充电管理电路，其包括输出电路和控制电路，所述输出电路包括连接于电源和中间节点之间的第一功率开关、连接于中间节点和地之间的第二功率开关、连接于中间节点和输出电路的输出端之间的电感， 连接于输出电路的输出端和地之间的电容；所述控制电路用于检测所述电感的电感电流，当所述电感电流大于第一电流阈值时，控制第一功率开关关断和第二功率开关导通，当所述电感电流小于第二电流阈值时，控制第一功率开关导通和第二功率开关关断，其中第一电流阈值大于第二电流阈值。进一步的，当所述电感电流大于第一电流阈值时，先控制第一功率开关关断，然后控制第二功率开关导通；当所述电感电流IL小于第二电流阈值时，先控制第二开关关断，然后控制第一功率开关导通。进一步的，在第一功率开关导通和第二功率开关关断时，所述控制电路通过检测第一功率开关上的电流来检测所述电感的电感电流；在第一功率开关关断和第二功率开关导通时，所述控制电路通过检测第二功率开关上的电流来检测所述电感的电感电流，所述控制电路包括第一比较电路和第二比较电路。所述第一比较电路对第一电流阈值和第一功率开关上的电流进行比较以确定所述电感电流是否大于第一电流阈值；所述第二比较电路对第二电流阈值和第二功率开关上的电流进行比较以确定所述电感电流是否小于第二电流阈值。进一步的，所述控制电路还包括第一电流阈值确定电路和第二电流阈值确定电路，所述第一电流阈值确定电路产生一个反映第一电流阈值的第一参考电压，第二电流阈值确定电路产生一个反映第二电流阈值的第二参考电压，在第一功率开关导通和第二功率开关关断时，第一比较电路比较第一参考电压和所述第一功率开关上的压降以确定所述电感电流是否大于第一电流阈值，此时，所述第一功率开关上的压降能够反映第一功率开关上的电流大小；在第一功率开关关断和第二功率开关导通时，第二比较电路比较第二参考电压和所述第二功率开关上的的压降以确定所述电感电流是否小于第二电流阈值，此时所述第二功率开关上的压降能够反映第二功率开关上的电流大小。进一步的，所述第一功率开关为第一 PMOS晶体管，所述第二功开关为第一 NMOS晶体管，所述第一电流阈值确定电路包括第二 PMOS晶体管和第一基准电流产生电路，所述第二PMOS晶体管的栅极与第一 PMOS晶体管的栅极相连，源极与电源相连，漏极与第一基准电流产生电路产生的下拉型基准电流相连，所述下拉型基准电流驱动第二 PMOS晶体管的漏极，从第二 PMOS晶体管的漏极流向地节点，所述第一 PMOS晶体管相对第二 PMOS晶体管的宽长比之比为第一比值，第一 PMOS晶体管和第二 PMOS晶体管同时导通或者关断，当第一PMOS晶体管和第二 PMOS晶体管导通时，所述第二 PMOS晶体管上的压降为所述第一参考电压，第一电流阈值等于所述下拉型基准电流的电流值与所述第一比值的乘积；所述第二电流阈值确定电路包括第二 NMOS晶体管和第二基准电流产生电路，所述第二 NMOS晶体管的栅极与第一 NMOS晶体管的栅极相连，源极与所述中间节点相连，漏极与第二基准电流产生电路产生的注入型基准电流相连，所述注入型基准电流驱动第二 NMOS晶体管的漏极，从电源节点流向第二 NMOS晶体管的漏极，第一 NMOS晶体管相对第二 NMOS晶体管的宽长比之比为第二比值，第一 NMOS晶体管和第二 NMOS晶体管同时导通或者关断，当第一 NMOS晶体管和第二 NMOS晶体管导通时，所述第二 NMOS晶体管上的压降为所述第二参考电压，第二电流阈值等于所述注入型基准电流的电流值与所述第二比值的乘积。进一步的，所述第一比较电路的第一输入端与所述第二 PMOS晶体管的漏极相连，第二输入端与所本文档来自技高网...

【技术保护点】
一种恒流充电模式下的充电管理电路，其特征在于，其包括输出电路和控制电路，所述输出电路包括连接于电源和中间节点之间的第一功率开关、连接于中间节点和地之间的第二功率开关、连接于中间节点和输出电路的输出端之间的电感，连接于输出电路的输出端和地之间的电容；所述控制电路用于检测所述电感的电感电流，当所述电感电流大于第一电流阈值时，控制第一功率开关关断和第二功率开关导通，当所述电感电流小于第二电流阈值时，控制第一功率开关导通和第二功率开关关断，其中第一电流阈值大于第二电流阈值。

【技术特征摘要】
2011.12.15 CN 201110424397.31.一种恒流充电模式下的充电管理电路，其特征在于，其包括输出电路和控制电路， 所述输出电路包括连接于电源和中间节点之间的第一功率开关、连接于中间节点和地之间的第二功率开关、连接于中间节点和输出电路的输出端之间的电感，连接于输出电路的输出端和地之间的电容； 所述控制电路用于检测所述电感的电感电流，当所述电感电流大于第一电流阈值时，控制第一功率开关关断和第二功率开关导通，当所述电感电流小于第二电流阈值时，控制第一功率开关导通和第二功率开关关断，其中第一电流阈值大于第二电流阈值。2.根据权利要求I所述的充电管理电路，其特征在于，当所述电感电流大于第一电流阈值时，先控制第一功率开关关断，然后控制第二功率开关导通；当所述电感电流IL小于第二电流阈值时，先控制第二开关关断，然后控制第一功率开关导通。3.根据权利要求I或者2所述的充电管理电路，其特征在于，在第一功率开关导通和第二功率开关关断时，所述控制电路通过检测第一功率开关上的电流来检测所述电感的电感电流；在第一功率开关关断和第二功率开关导通时，所述控制电路通过检测第二功率开关上的电流来检测所述电感的电感电流， 所述控制电路包括第一比较电路和第二比较电路。所述第一比较电路对第一电流阈值和第一功率开关上的电流进行比较以确定所述电感电流是否大于第一电流阈值；所述第二比较电路对第二电流阈值和第二功率开关上的电流进行比较以确定所述电感电流是否小于第二电流阈值。4.根据权利要求3所述的充电管理电路，其特征在于，所述控制电路还包括第一电流阈值确定电路和第二电流阈值确定电路， 所述第一电流阈值确定电路产生一个反映第一电流阈值的第一参考电压，第二电流阈值确定电路产生一个反映第二电流阈值的第二参考电压， 在第一功率开关导通和第二功率开关关断时，第一比较电路比较第一参考电压和所述第一功率开关上的压降以确定所述电感电流是否大于第一电流阈值，此时，所述第一功率开关上的压降能够反映第一功率开关上的电流大小； 在第一功率开关关断和第二功率开关导通时，第二比较电路比较第二参考电压和所述第二功率开关上的的压降以确定所述电感电流是否小于第二电流阈值，此时所述第二功率开关上的压降能够反映第二功率开关上的电流大小。5.根据权利要求4所述的充电管理电路，其特征在于，所述第一功率开关为第一PMOS晶体管，所述第二功开关为第一 NMOS晶体管， 所述第一电流阈值确定电路包括第二 PMOS晶体管和第一基准电流产生电路，所述第二PMOS晶体管的栅极与第一PMOS晶体管的栅极相连，源极与电源相连，漏极与第一基准电流产生电路产生的下拉型基准电流相连，所述下拉型基准电流驱动第二 PMOS晶体管的漏极，从第二 PMOS晶体管的漏极流向地节点，所述第一 PMOS晶体管相对第二 PMOS晶体管的宽长比之比为第一比值，第一 PMOS晶体管和第二 PMOS晶体管同时导通或者关断，当第一PMOS晶体管和第二 PMOS晶体管导通时，所述第二 PMOS晶体管上的压降为所述第一参考电压，第一电流阈值等于所述下拉型基准电流的电流值与所述第一比值的乘积； 所述第二电流阈值确定电路包括第二 NMOS晶体管和第二基准电流产生电路，所述第二NMOS晶体管的栅极与第一 NMOS晶体管的栅极相连，源极与所述中间节点相连，漏极与第二基准电流产生电路产生的注入型基准电流相连，所述注入型基准电流驱动第二 NMOS晶体管的漏极，从电源节点流向第二 NMOS晶体管的漏极，第一 NMOS晶体管相对第二 NMOS晶体管的宽长比之比为第二比值，第一NMOS晶体管和第二NMOS晶体管同时导通或者关断，当第一 NMOS晶体管和第二 NMOS晶体管导通时，所述第二 NMOS晶体管上的压降为所述第二参考电压，第二电流阈值等于所述注入型基准电流的电流值与所述第二比值的乘积。6.根据权利要求5所述的电源管理电路，其特征在于，所述第一比较电路的第一输入端与所述第二 PMOS晶体管的漏极相连，第二输入端与所述中间节点LX相连，输出端输出第一比较信号，其仅在第一 PMOS晶体管和第二 PMOS晶体管导通且所述中间节点LX的电压低于所述第二 PMOS晶体管的漏极的电压时，输出的第一比较信号为第一逻辑电平，第一比较信号为第一逻辑电平信号代表的是电感电流IL大于第一电流阈值II，其他情况时输出的第一比较信号为第二逻辑电平； 所述第二比较电路的第一输入端与第二 NMOS晶体管的漏极相连，第二输入端与地节点相连，输出端输出第二比较信号NC2。其仅在第一 NMOS晶体管和第二 NMOS晶体管导通，且所述第二 NMOS晶体管的漏极的电压高于地节点的电压时，输出的第二...

【专利技术属性】
技术研发人员：王钊，
申请(专利权)人：无锡中星微电子有限公司，
类型：发明
国别省市：