用于在综合期间执行异步和同步复位去除的方法以及设备技术

公开了一种用于在目标装置上设计系统的方法。通过将系统的高层次描述转换为门、寄存器和复位电路来综合系统。执行分析以标识并去除冗余复位电路。在已去除冗余复位电路之后优化系统。也公开了其它一些实施例。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术的一些实施例涉及用于在目标装置上设计系统的工具。更具体地，本专利技术的一些实施例涉及一种用于在综合期间异步和同步复位去除的方法以及设备。
技术介绍
用于大型系统的电子设计可以包括数百万门以及数百万位的嵌入式存储器。在用于管理以及优化电子设计所需的任务中，利用可用资源进行综合、布局以及布线可能是其中最具挑战性和最耗时的。大型系统的复杂性通常要求使用计算机辅助设计(CAD)或者电子设计自动化(EDA)工具以管理和优化对系统的设计。CAD工具在目标装置上执行综合、布局和布线的耗时任务。系统中的寄存器可以连接至复位信号，该复位信号操作成在启动期间或者在错误发生之后使系统处于已知的状态。复位信号可以用于在事件发生时或者已过去一定量时间之后复位系统。然而，寄存器复位对于在目标装置上设计系统提出了挑战。对于异步和同步复位的挑战包括当必须将复位信号扇出至大量目的地时实现时序收敛，并且当遵循与复位相关联的集群约束时使用为复位分配的有限布线资源来执行拟合(fittting)。异步复位可以进一步提出序列优化问题的进一步挑战。CAD或者EDA工具使用的序列优化算法可以采用诸如复位或者负载之类的异本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：V·玛诺哈拉拉雅，
申请(专利权)人：阿尔特拉公司，
类型：
国别省市：