双堆叠紧凑型闪存卡连接器制造技术

本发明专利技术涉及双堆叠紧凑型闪存卡连接器。第一容纳元件被附连至印刷电路板(PCB)的上表面，且第二容纳元件被附连至该PCB的下表面。第一容纳元件收容第一电子模块，并且包括将第一电子模块与PCB上的第一迹线相连接的第一信号线。第二容纳元件收容与该第一电子模块垂直对准的第二电子模块，并且包括将该第二电子模块与PCB上的第一迹线相连接的第二信号线。替代地，附连到一PCB的容纳元件收容两个或更多个电子模块，并且在电子模块和PCB之间提供单独的连接。

【技术实现步骤摘要】

本专利技术涉及一种连接器，其在印刷电路板(PCB)和多个可移除闪存卡之间提供接□。
技术介绍
传统的存储卡连接器通常安装在印刷电路板(PCB)的表面上，其中存储卡连接器包括多个设置成与PCB上的迹线电接触的导体。存储卡连接器还包括用于收容存储卡的物理接口。通常，存储卡被插入到该物理接口中，从而将存储卡上的接触元件置于与存储卡连接器中的导体电接触。以这种方式，存储卡通过存储卡连接器电连接到PCB。在通常情况下，存储卡连接器将存储卡支撑在PCB表面上方。 随着PCB组件密度的增加，希望提高存储卡在PCB上的安装密度。因此，期望具有改进的方法和结构来将多个存储卡连接到PCB，同时使用于连接这些存储卡的PCB布局面积最小化。
技术实现思路
因此，本专利技术提供一种容纳元件，其允许两个或更多个电子模块(包括但不限于，存储卡)一个堆叠在另一上，以使相关的PCB “足印”最小化。在一个实施例中，容纳元件被附连到PCB的第一表面，其中所述容纳元件包括收容第一电子模块的第一插槽和收容第二电子模块的第二插槽。第一组导电元件延伸穿过容纳元件，并将第一电子模块耦接到PCB上的第一组迹线。第二组导电元件与第一组导电迹线分离，延伸穿过所述容纳元件，并将第二电子模块耦接到PCB上的第二组迹线。在一个特定实施例中，第一电子模块和PCB之间的所有连接与第二电子模块和PCB之间的所有连接分离。根据另一实施例，第一和第二电子模块相互垂直对准，被设置为与PCB的第一平面平行。在一个替代实施例中，第一容纳元件被附连到PCB的上表面，第二容纳元件被附连到该PCB的下表面。第一容纳元件收容第一电子模块，并且包括将第一电子模块连接到该PCB的第一迹线的第一信号线。第二容纳元件收容与第一电子模块垂直对准的第二电子模块，并且包括连接第二电子模块和PCB的第一迹线的第二信号线。在一个实施例中，PCB的第一迹线包括在PCB的上下表面之间垂直延伸的部分。在另一实施例中，第一和第二电子模块的连接器元件被类同地取向，并且被垂直对准。结合以下的描述和附图将更全面地理解本专利技术。附图说明图I为根据本专利技术一个实施例的实现双堆叠存储卡概念的PCB系统的横截面侧视图。图2为根据本专利技术一实施例的图I的PCB系统的顶视图。图3为根据本专利技术替代实施例的实现双堆叠存储卡概念的PCB系统的横截面侧视图。图4为示出相据本专利技术一实施例的双堆叠存储卡的连接器元件的取向的等距视图。图5为根据本专利技术一实施例的用于耦接类同取向的双堆叠存储卡的连接器元件的信号线的近距离视图。图6为根据本专利技术替代实施例的PCB系统的横截面侧视图，该PCB系统包括堆叠在印刷电路板相对两侧的存储卡。具体实施例方式图I为根据本专利技术一实施例的实现双堆叠存储卡概念的PCB系统100的横截面侧 视图。PCB系统100包括电子模块101-102、PCB 104和容纳元件110。在所示的实施例中，电子模块101-102为存储卡，诸如，紧凑型闪存模块。但是，应当理解，在其他实施例中可以采用其他类型的存储卡或电子模块。容纳元件110安装在印刷电路板104的上表面108上。例如，可以通过粘合剂和/或一个或多个机械紧固件(如，螺丝)，将容纳元件110附连到PCB 104。容纳元件110包括形成于容纳元件110的竖直表面120中的开口 /插槽121和122，其尺寸分别适于收容紧凑型闪存模块101和102，如图I所示。根据一实施例，紧凑型闪存模块101和102在插入到插槽121和122时被设置为相互平行。容纳元件110还包括在插槽121和容纳元件110的下水平表面125之间延伸的第一组内部导体/信号线111，以及在插槽122和容纳结构的下表面125之间延伸的第二组内部导体/信号线112。第一组公连接器元件(例如，引脚)113被连接到第一组内部导体111的末端，其中，这些连接器元件113延伸至插槽121中。同样地，第二组公连接器元件114被连接到第二组内部导体112的末端，其中，这些连接器元件114延伸至插槽122中。当紧凑型闪存模块101和102被插入到容纳元件110的插槽121和122时，紧凑型闪存模块101和102的母连接器元件分别与第一和第二组公连接器元件113和114配合。注意，容纳元件110为紧凑型闪存模块101-102提供了机械支撑。容纳元件110可以是短的，从而提供最低限度的支撑，或者可以基本包围紧凑型闪存模块101-102。虽然采用其中公连接器元件被设置在容纳元件110中而母连接器元件被设置在存储卡101-102中的实施例描述了本专利技术，但是应当理解，在其他实施例中这些连接器元件的类型可以相反。此外，应当理解，在其他的实施例中可以采用其他类型的连接器。第一组表面连接器元件115在容纳元件110的下表面125处连接到第一组内部导体111的末端。类同地，第二组表面连接器元件116在容纳元件110的下表面125处连接到第二组内部导体112的末端。当容纳元件110连接到PCB 104时，第一和第二组连接器元件115和116被设置成分别与与PCB 104的导电元件(迹线)105和106电接触。第一和第二组连接器元件115-116可以是压接(press fit)或者表面安装到PCB 104上的相应组的导电元件(迹线)105-106。根据本专利技术的一个实施例，当存储卡101-102被插入到容纳元件110中时，存储卡101和102被设置为与PCB 104的上表面108平行。在上述的方式中，第一组内部导体111、第一组公连接器元件113和第一组表面连接器元件115提供了存储卡101与PCB 104的迹线105之间的电连接。类同地，第二组内部导体112、第二组公连接器元件114和第二组表面连接器元件116提供了存储卡102与PCB 104的迹线106之间的电连接。图2为PCB系统100的顶视图，示出了紧凑型闪存模块101、容纳元件110以及PCB104。紧凑型闪存模块102对准于并且被设置在紧凑型闪存模块101下，因此在图2的顶视图中不可见。尽管紧凑型闪存模块101-102在图1-2中垂直对准，从而使PCB 104上被这些模块101-102覆盖的面积最小化，但应当理解，模块101-102的位置相对彼此互换的实施例同样被认为落入了本专利技术的范围中。，图2示出了根据本专利技术一个实施例的第一和第二组内部导体111和112的垂直延伸部分的横截面视图。在所示的实施例中，内部导体111和112的组是完全独立的。在该实施例中，可以通过迹线105由第一控制器/处理器访问紧凑型闪存模块101，并且可以通过迹线106由第二(独立的)控制器/处理器访问紧凑型闪存模块102，其中这些控制器/处理器可以位于PCB 104或者耦接到PCB 104。在这种方式中，容纳元件110提供了对两个独立的存储卡101-102的访问，同时在PCB 104上仅相对小的布局面积。替代地，可以改变各个紧凑型闪存卡101-102的信号线之间的共享程变，以使PCB “足印”最小化。图3为根据上述实旋例的一个变形实现双堆叠存储卡的构思的PCB系统300的横截面侧视图。PCB系统300包括存储卡101-102、PCB 104和容纳元件310。容纳元件310和容纳元件110 (图I)类同，差别如下所述。除了本文档来自技高网...

【技术保护点】
一种连接器单元，包括：容纳元件，具有第一插槽和第二插槽，所述第一插槽具有用于收容第一电子模块的尺寸，所述第二插槽具有用于收容第二电子模块的尺寸；第一组导电元件，从所述第一插槽穿过所述容纳元件延伸到所述容纳元件的第一表面；以及与所述第一组导电元件分离的第二组导电元件，从所述第二插槽穿过所述容纳元件延伸到所述容纳元件的所述第一表面。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：S·W·奥格斯博格，M·G·西辰，D·A·斯格蒙特，
申请(专利权)人：博科通讯系统有限公司，
类型：发明
国别省市：