用于电子设计自动化的单元延迟改变的建模制造技术

一种用于修改单元特征比如栅极长度的集成电路设计优化过程对作为修改的结果的延迟改变建模。在延迟改变计算中，针对修改的单元确定单元切换行为中的事件的特性比如输出短路电压VSC，其中确定的特性的改变与由于修改所致的单元的延迟改变相关。接着根据确定的事件特性确定用于修改的单元的延迟的值。可以在布局和布线之后应用该过程。使用延迟改变模型来描述时间约束的泄漏功率减少。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及电子设计自动化和对例如由于为了性能优化而实施集成电路设计的单元的改变所产生的延迟改变建模。
技术介绍
一种用于EDA支持的设计的方式是基于使用计算机系统作为电路元件的网表来定义集成电路。也提供单元库，该单元库指定可用于在使用网表中的电路元件的给定技术的物理实施中使用的单元的特性。库中的条目包括版图数据、比如延迟模型和功率模型这样的性能数据以及其它支持信息。为了实施网表，从库中选择单元，将单元布局于版图空间中，并且限定在单元之间互连。选择单元、布局单元和限定在单元之间互连可以称为布局和布线。布局和布线程序的结果是版图文件，该版图文件指定单元的部件的形状和位置以及 将向集成电路中制作的单元的互连。单元库具有电路元件的有限数目的选择。向库添加单元成本高，因为为了可制造性和其它因素而预先限制库中的每个单元的资格。小的版图改变、比如晶体管栅极长度增加可以用来优化集成电路性能、比如减小泄漏功率等(参见 Lawrence T. Clark 等人的"Managing Standby and Active ModeLeakage Power in Deep Sub-micron Des本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：QY·唐，陈强，S·蒂鲁玛拉，
申请(专利权)人：新思科技有限公司，
类型：
国别省市：