半导体装置、无线通信终端和时钟频率控制方法制造方法及图纸

一种半导体装置1包括：时钟生成电路15，根据控制信号div改变输出时钟信号的频率；算术电路(例如CPU0)，根据时钟信号操作；存储电路(例如IC0)，根据来自算术电路CPU0的访问来激活；存储器访问检测单元12，检测从算术电路CPU0到存储电路IC0的访问次数并且当访问次数增加时输出请求信号(例如psreq1)；以及时钟控制电路14，根据请求信号psreq1生成用于降低时钟信号的频率的控制信号div。

【技术实现步骤摘要】

本专利技术涉及半导体装置、使用该半导体装置的无线通信終端和时钟频率控制方法。
技术介绍
近年来正在开发ー种实现向一个半导体芯片中集成能够提供多个功能的电路的SoC(片上系统)技木。另外，在使用这ー SOC技术的半导体装置中有使用多核CPU(中央处理单元)并且增加操作时钟信号的频率的趋势。·附带提一点，公开号为11-219237、11-184554和2003-140768的日本待审专利申请公开一种用于通过例如在CPU的操作速率低时降低操作时钟信号的频率来減少功率消耗的技木。
技术实现思路
本申请的专利技术人已经发现在半导体装置的开发中有待解决的各种问题。在本申请中公开的每个实施例例如提供一种适合于无线通信終端等的半导体装置。更多具体特征将从本说明书和附图的描述中变得清楚。在本说明书中公开的ー个方面包括一种半导体装置，并且该半导体装置包括存储器访问检测单元。根据本专利技术，有可能提供ー种例如适合于无线通信終端等的优良半导体装置。附图说明上述和其它方面、优点及特征将从结合以下附图进行的对某些实施例的下文描述中更清楚图IA是示出了无线通信終端500的配置例子的外视图；图IB是示出了无线通信終端本文档来自技高网...

【技术保护点】
一种半导体装置，包括：时钟生成电路，根据控制信号改变输出时钟信号的频率；算术电路，根据所述时钟信号操作；存储电路，根据来自所述算术电路的访问得以激活；存储器访问检测单元，检测从所述算术电路到所述存储电路的访问次数并且当所述访问次数增加时输出请求信号；以及时钟控制电路，根据所述请求信号生成所述控制信号，用于降低所述时钟信号的频率。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：松山嗣生，若原康平，藤谷诚希，入田隆宏，
申请(专利权)人：瑞萨移动公司，
类型：发明
国别省市：