一种同步串行传输绝对式编码器解码装置制造方法及图纸

本实用新型专利技术公开了一种同步串行传输绝对式编码器解码装置，它至少包括同步串行传输绝对式编码器接口、RS485收发芯片1、RS485收发芯片2、光电隔离电路1、光电隔离电路2、反向施密特触发器、可编程逻辑器件、上位机和时钟；可编程逻辑器件至少由并行接口模块、配置寄存器组模块、时钟分频模块、时序逻辑控制模块、时钟发送模块、指令集寄存器模块、数据发送模块、数据接收模块和接收寄存器组模块组成，实现上位机与同步串行传输绝对式编码器的通讯，并对同步串行传输绝对式编码器输出的串行数据进行解码等处理。本实用新型专利技术采用可编程逻辑器件使得整个电路结构简单，设计灵活，可靠性高，实用性强，具有很好的实际应用价值和市场竞争力。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及通讯技术、信号处理和伺服控制技术等领域，特别涉及一种同步串行传输绝对式编码器解码装置。
技术介绍
随着现代エ业的快速发展，相应的エ厂设备如精密数控机床、エ业机器人等对伺服驱动系统提出了越来越高的要求。绝对式编码器输出位置值和电机轴的位置一一对应，便于记忆和保存，可以直接读出绝对位置信息，没有累积误差，抗干扰特性强、数据的可靠性高，被广泛应用于精密机床和机器人等精度要求比较高的场合。如果用户要获取不同厂商的绝对式编码器的信息，就要遵循厂家所制定的绝对式编码器的通信协议，并使用不同厂商提供的编码器接ロ方案解决编码器的解码问题，如Heidenhain公司提供编码器通信协议的IP核，日本多摩川公司提供专用转换芯片对绝对式编码器进行解码等等。但厂商提供的绝对式编码器专用转换芯片价格昂贵。目前采用同步串行传输数据的绝对式编码器已经得到广泛应用，而采用同步串行传输数据的通信协议有多种，但目前还没有一种针对同步串行传输数据的绝对式编码器的通用型解码装置。
技术实现思路
基于现有技术的不足，本技术的目的在于提供一种同步串行传输绝对式编码器解码装置，实现上位机与同步串行传输绝对式编码器的通讯，并对同步串行传输绝对式编码器输出的串行数据进行解码等处理。本技术的技术方案概述如下—种同步串行传输绝对式编码器解码装置，其特征在于它至少包括同步串行传输绝对式编码器接ロ、RS485收发芯片1、RS485收发芯片2、光电隔离电路I、光电隔离电路2、反向施密特触发器、可编程逻辑器件、上位机和时钟；可编程逻辑器件分别与时钟和上位机连接，可编程逻辑器件输出的同步时钟信号Tclk经光电隔离电路1、RS485收发芯片I传输到同步串行传输绝对式编码器接ロ，可编程逻辑器件输出的使能信号DE经光电隔离电路2传输到RS485收发芯片2 ;可编程逻辑器件输出的串行指令数据DTx经光电隔离电路2、RS485收发芯片2传输到同步串行传输绝对式编码器接ロ ；同步串行传输绝对式编码器接ロ输出的串行数据DRx经RS485收发芯片2、光电隔离电路2和反向施密特触发器传输到可编程逻辑器件。可编程逻辑器件至少由并行接ロ模块、配置寄存器组模块、时钟分频模块、时序逻辑控制模块、时钟发送模块、指令集寄存器模块、数据发送模块、数据接收模块和接收寄存器组模块组成；采用可编程逻辑器件实现上位机与同步串行传输绝对式编码器的通讯，并对同步串行传输绝对式编码器输出的串行数据进行解码等处理；并行接ロ模块分别与配置寄存器组模块和指令集寄存器模块连接，配置寄存器组模块分别与时钟分频模块和时序逻辑控制模块连接，时钟分频模块输出的同步时钟信号Tclk分别与时序逻辑控制模块、时钟发送模块、数据发送模块和数据接收模块连接，时序逻辑控制模块分别与时钟发送模块、指令集寄存器模块、数据发送模块和数据接收模块连接，指令集寄存器模块与数据发送模块连接，数据接收模块与接收寄存器组模块连接，接收寄存器组模块与并行接ロ模块连接。时序逻辑控制模块，在可编程逻辑器件完成初始化后，时序逻辑控制模块产生一系列使能信号enl 、en2、en3、en4和DE,使能信号enl、en2、en3、en4和DE分别控制时钟发送模块、指令集寄存器模块、数据发送模块、数据接收模块和RS485收发芯片2的工作状态；使能信号enl有效时，时钟发送模块接收时钟分频模块分频后的同步时钟信号Tclk，并将该同步时钟信号Tclk由光电隔离电路I、RS485收发芯片I发送到同步串行传输绝对式编码器接ロ ；使能信号en2有效时，指令集寄存器模块根据并行接ロ模块发送的指令选择信号对指令集寄存器模块中存储的并行指令数据进行选择，并将选择的并行指令数据输送给数据发送模块；使能信号en3有效时，数据发送模块将指令集寄存器模块输出的并行指令数据转换为串行指令数据DTx，该串行指令数据DTx经光电隔离电路2和RS485收发芯片2发送到同步串行传输绝对式编码器接ロ ；使能信号en4有效时，数据接收模块接收经同步串行传输绝对式编码器接ロ、RS485收发芯片2、光电隔离电路2和反向施密特触发器传输的串行数据DRx,并对该串行数据进行CRC校验,且将校验正确的串行数据DRx转换为并行数据传输到上位机；使能信号DE用于控制切換RS485收发芯片2的工作状态。与现有技术相比，本技术的有益效果在于采用可编程逻辑器件和RS485收发芯片、光电隔离电路、反向施密特触发器等构成一种同步串行传输绝对式编码器解码装置，实现上位机与同步串行传输绝对式编码器的通讯，并对同步串行传输绝对式编码器输出的串行数据进行解码等处理。采用可编程逻辑器件使得整个电路结构简单，设计灵活，可靠性高，实用性強。该装置可作为同步串行传输数据的绝对式编码器的通用型解码装置，从而满足用户对低成本的要求，具有很好的实际应用价值和市场竞争力。附图说明图I是ー种同步串行传输绝对式编码器解码装置的结构框具体实施方式以下结合附图对本技术作进ー步说明。本技术的一种同步串行传输绝对式编码器解码装置结构框图如图I所示，该同步串行传输绝对式编码器解码装置，其特征在干至少包括同步串行传输绝对式编码器接ロ、RS485收发芯片I、RS485收发芯片2、光电隔离电路I、光电隔离电路2、反向施密特触发器、可编程逻辑器件、上位机和时钟；可编程逻辑器件分别与时钟和上位机连接，可编程逻辑器件输出的同步时钟信号Tclk经光电隔离电路I、RS485收发芯片I传输到同步串行传输绝对式编码器接ロ，可编程逻辑器件输出的使能信号DE经光电隔离电路2传输到RS485收发芯片2 ;可编程逻辑器件输出的串行指令数据DTx经光电隔离电路2、RS485收发芯片2传输到同步串行传输绝对式编码器接ロ ；同步串行传输绝对式编码器接ロ输出的串行数据DRx经RS485收发芯片2、光电隔离电路2和反向施密特触发器传输到可编程逻辑器件。可编程逻辑器件至少由并行接ロ模块、配置寄存器组模块、时钟分频模块、时序逻辑控制模块、时钟发送模块、指令集寄存器模块、数据发送模块、数据接收模块和接收寄存器组模块组成；采用可编程逻辑器件实现上位机与同步串行传输绝对式编码器的通讯，并对同步串行传输绝对式编码器输出的串行数据进行解码等处理；并行接ロ模块分别与配置寄存器组模块和指令集寄存器模块连接，配置寄存器组模块分别与时钟分频模块和时序逻辑控制模块连接，时钟分频模块输出的同步时钟信号Tclk分别与时序逻辑控制模块、时钟发送模块、数据发送模块和数据接收模块连接，时序逻辑控制模块分别与时钟发送模块、指令集寄存器模块、数据发送模块和数据接收模块连接，指令集寄存器模块与数据发送模块连接，数据接收模块与接收寄存器组模块连接，接收寄存器组模块与并行接ロ模块连接。同步时钟信号Tclk作为同步串行传输绝对式编码器接收串行指令数据DTx和发送串行数据DRx的同步触发信号。时序逻辑控制模块，在可编程逻辑器件完成初始化后，时序逻辑控制模块产生一系列使能信号enl、en2、en3、en4和DE,使能信号enl、en2、en3、en4和DE分别控制时钟发送模块、指令集寄存器模块、数据发送模块、数据接收模块和RS485收发芯片2的工作状态；使能信号enl有效时，时钟发送模块接收时钟分频模块分频本文档来自技高网...

【技术保护点】
一种同步串行传输绝对式编码器解码装置，其特征在于：至少包括同步串行传输绝对式编码器接口、RS485收发芯片1、RS485收发芯片2、光电隔离电路1、光电隔离电路2、反向施密特触发器、可编程逻辑器件、上位机和时钟；所述可编程逻辑器件分别与时钟和上位机连接，可编程逻辑器件输出的同步时钟信号Tclk经光电隔离电路1、RS485收发芯片1传输到同步串行传输绝对式编码器接口，可编程逻辑器件输出使能信号DE经光电隔离电路2传输到RS485收发芯片2，可编程逻辑器件输出的串行指令数据DTx经光电隔离电路2、RS485收发芯片2传输到同步串行传输绝对式编码器接口；所述同步串行传输绝对式编码器接口输出的串行数据DRx经RS485收发芯片2、光电隔离电路2和反向施密特触发器传输到可编程逻辑器件。

【技术特征摘要】

【专利技术属性】
技术研发人员：潘海鸿，陈琳，罗海国，韦庆情，钟文，刘雪，黄炳琼，
申请(专利权)人：广西大学，
类型：实用新型
国别省市：