产生时间戳的方法以及设备技术

为了解决目前的跨时钟域传递时间戳带来的延迟大、硬件成本高的技术问题，本发明专利技术提供了产生时间戳的方法以及设备，该设备包括第一线路，用于接收第一时钟；第二线路，用于接收第二时钟；检测单元，用于基于所述第二时钟检测所述第一时钟的各个上升沿；时间戳生成单元，用于每当所述检测单元检测到所述上升沿时，控制时间戳增加对应于所述第一时钟的周期的时间长度。本发明专利技术中，时间戳根据基于第二时钟检测到的第一时钟的上升沿而直接更新，使得时间戳能够比较准确地反映第一时钟的变化，减少了错误；并且，避免了对第一时钟产生的数据量较大的时间戳进行传递和处理，减少了从请求时间戳到获得时间戳之间的延迟，也降低了系统复杂程度及硬件成本。

【技术实现步骤摘要】

本专利技术涉及通信中的同步技术，尤其涉及时间戳的产生技术。
技术介绍
在IEEE 1588v2系统中，目前使用由IEEE 1588算法所恢复出来的时钟作为本地时间戳计数器的驱动。当PHY侧的包到来时，IEEE1588处理器会使用该本地时间戳计数器，对该包打上到达时刻的时间戳。在目前的IEEE 1588系统中，IEEE 1588恢复出的用于驱动本地时间戳计数器的时钟频率较低，例如是25MHz。因此，本地时间戳计数器工作在25MHz的时钟域。但是，在系统中，PHY接口和IEEE 1588处理器是工作在125MHz的时钟域。因此，当系统检测到到达 的包并且需要获取并将时间戳打在该包上时，该系统必须将由25MHz的时钟产生的时间戳从25MHz的IEEE 1588时钟域传递到125MHz系统时钟域。一般来说，时间戳的长度是80比特。这种技术方案的原理如图I所示。为了将该时间戳从IEEE 1588时钟域传递到125MHz系统时钟域，目前业内有两种解决方案采样表决法和异步先入先出(FIFO)法。在米样表决法中，本地时间戳生成器处于25MHz时钟域中，其将生成的时间戳的各比特分别寄存在的80个寄存器里，各寄存器一一寄存了时间戳的80比特中的各比特的逻辑值。该些寄存器分别通过逻辑线路一一连接到位于125MHz时钟域的80个寄存器上。125MHz的时钟驱动读取125MHz时钟域的这80个寄存器，从而在125MHz时钟域中获得时间戳。由于两个域之间寄存器的线路长度不一，因此125MHz时钟域中的寄存器获得实际值的时间可能出现差异。因此，在采样表决法中，当IEEE 1588处理器接收到时间戳请求后，使用125MHz的时钟，对125MHz时钟域的每个寄存器进行多次，例如三次采样，并分别对于80个寄存器中的每一个，将至少两个相等的采样值作为时间戳在该比特的实际值，从而得到80比特的时间戳。图I示出了采样表决法的时序图。可见，由于进行了多次采样，获得最终表决结果的时间要大大晚于时间戳请求的时间。一般来说，如图2所示，IEEE 1588处理器在时间11和18中请求时间戳，而表决结果在时间12和19中才分别产生并提供给IEEE 1588处理器，产生了一定的延迟。在一些极端情况下，例如对于图2中的时间13中的时间戳请求，它在25MHz时钟的时间13末尾到来，由于25MHz时钟的下一时钟周期立即到来，125MHz时钟域的寄存器可能会被更新为25MHz时钟的下一时钟周期对应的时间戳，由于多次表决，在125MHz时钟域可能会判决得到25MHz时钟的下一时钟周期14对应的时间戳，这就导致了错误的发生。并且，采样表决法也需要占用较多的资源。以采用ALTERAEP2AGX125EF29I5来实现采样表决法为例，如图3所示，需要使用91个作为函数发生器使用的LUT (逻辑单元表)以及325个专用寄存器。在异步先入先出(FIFO)法中，本地时间戳生成器处于25MHz时钟域中，其将生成的时间戳的各比特分别存储到一缓存器(Buffer)中，存储频率应是25MHz。该缓存器的输出端位于125MHz时钟域，受125MHz时钟的驱动从该缓存器中读取最先进入缓存器的时间戳。但是异步先入先出方法会存在一定的延迟。如图4所示，IEEE 1588处理器在时间11、13和18中请求时间戳。在相同的时间11、13和18内，分别产生了响应。但是，所获得时间戳分别是上一个时间10、12和17的时间戳。即本时刻的时间戳无法及时地被传递至IJ 125MHz的时钟域内。并且，异步先入先出方法也需要占用较多的资源。以采用ALTERAEP2AGX125EF29I5来实现异步先入先出法为例，如图5所示，在使用M9K块RAM的情况下，需要使用79个作为函数发生器使用的LUT (逻辑单元表)、89个专用寄存器和4个M9K块。如图6所示，在使用MLAB RAM的情况下，需要使用215个个作为函数发生器使用的LUT (逻辑单元表)和669个专用寄存器。可见，现有的在125MHz时钟域获得25MHz时钟域产生的时间戳的技术都存在一定的延迟，并且这些技术都需要占用较多的资源。
技术实现思路
因此，需要提供一种延迟小的获得时间戳的技术。优选地，这种技术还应占用较少 的资源，具有较低的设计复杂度。根据本专利技术的一个方面，提供了一种产生时间戳的方法，其特征在于，包括如下步骤-接收第一时钟；-基于第二时钟检测所述第一时钟的各个上升沿；-每当检测到所述上升沿时，控制时间戳增加对应于所述第一时钟的周期的时间长度该方面中，时间戳根据基于第二时钟检测到的第一时钟的上升沿而直接更新，使得时间戳能够比较准确地反映第一时钟的变化，减少了错误；并且该方面避免了对第一时钟产生的数据量较大的时间戳进行传递和处理，减少了从请求时间戳到获得时间戳之间的延迟，也降低了系统复杂程度。根据一个优选的实施方式，该方法是在第二时钟域产生时间戳的方法，所述接收步骤在所述第二时钟域接收来自第一时钟域的所述第一时钟。该优选的实施方式提供了在第二时钟域产生基于第一时钟的时间戳的方法，特别适用于跨时钟域获取时间戳的应用场合。根据另一个优选的实施方式，所述第一时钟是被恢复的IEEE1588时钟；所述第二时钟是IEEE 1588处理器或物理接口的系统工作时钟。该优选的实施方式应用在IEEE 1588系统中，解决了该系统需要在系统时钟域获得对应于IEEE 1588时钟的时间戳的技术问题。根据本专利技术的另一个方面，提供了一种产生时间戳的设备，其特征在于，包括-第一线路，用于接收第一时钟；-第二线路，用于接收第二时钟；-检测单元，用于基于所述第二时钟检测所述第一时钟的各个上升沿；-时间戳生成单元，用于每当所述检测单元检测到所述上升沿时，控制时间戳增加对应于所述第一时钟的周期的时间长度。该方面中，使得时间戳能够比较准确地反映第一时钟的变化；并且该方面避免了对第一时钟产生的数据量较大的时间戳进行处理，减少了从请求时间戳到获得时间戳之间的延迟。并且，该设备不需要占用缓存器，实验证明该方面占用的逻辑单元表和寄存器也较少。根据一个优选的实施方式，所述第一线路是单比特线路。该优选的实施方式只需传递单比特的第一时钟，不需要传递例如80比特的时间戳，大大降低了设备的复杂程度。本专利技术的其它优点、方面和特性将在下文中描述，或者通过下文的说明而由本领域的技术人员所理解附图说明在下文中将参照以下附图仅通过例子更具体地描述本专利技术的优选实施例图I示出了现有的跨时钟域传递时间戳的原理图； 图2示出了现有的采样表决法、现有的异步先入先出法以及根据本专利技术的实施方式各自的时序图；图3示出了现有的采样表决法的所占用的资源；图4示出了使用M9K实现现有的异步先入先出法所占用的资源；图5示出了使用MLAB实现现有的异步先入先出法所占用的资源；图6示出了根据本专利技术的产生时间戳的原理图；图7示出了根据本专利技术的产生时间戳的设备所占用的资源。附图中，相同或相似的附图标记代表相同或相似的步骤特征或部件(模块)特征。具体实施例方式下面参照图7至图9，对根据本专利技术的方法和设备进行详述。图7示出了根据本专利技术的产生时间戳的原理图，根据本专利技术的设备包括-第一线路，用于接收第一时钟，例如图7中的25MHzIEEE 158本文档来自技高网...

【技术保护点】
一种产生时间戳的方法，其特征在于，包括如下步骤：？接收第一时钟；？基于第二时钟检测所述第一时钟的各个上升沿；？每当检测到所述上升沿时，控制时间戳增加对应于所述第一时钟的周期的时间长度。

【技术特征摘要】
1.一种产生时间戳的方法，其特征在于，包括如下步骤 -接收第一时钟； -基于第二时钟检测所述第一时钟的各个上升沿； -每当检测到所述上升沿时，控制时间戳增加对应于所述第一时钟的周期的时间长度。2.根据权利要求I所述的方法，其特征在于，该方法是在第二时钟域产生时间戳的方法，所述接收步骤在所述第二时钟域接收来自第一时钟域的所述第一时钟。3.根据权利要求I或2所述的方法，其特征在于，所述第一时钟是被恢复的IEEE1588时钟； 所述第二时钟是IEEE 1588处理器或物理接口的系统工作时钟。4.根据权利要求3所述的方法，其特征在于，所述第二时钟的第一频率是所述第一时钟的第一频率的三倍或以上倍数。5.根据权利要求4所述的方法，其特征在于，所述第一频率为25MHz，所述第二频率为125MHz ο6.根据权利要求I或2所述的方法，其特征在于，还包括如下步骤 -接收来自处理器的时间戳请求； -向所述处理器提供最新的所述时间戳。7.—种产生时间戳的设备,其特征在于,包括 -第一线路，用于接收第一时钟； -第...

【专利技术属性】
技术研发人员：黄华明，
申请(专利权)人：上海贝尔股份有限公司，
类型：发明
国别省市：