一种自检测数字自动增益控制方法及电路技术

本发明专利技术公开了一种自检测数字自动增益控制方法及电路，方法包括：将AGC输入信号通过延迟单元电路和脉冲生成电路生成脉冲，通过这些脉冲去触发相对应的寄存器来采样AGC输入信号；通过对AGC输入信号的逐级延迟，获得相对应的脉冲信号；用主时钟控制增益的计算过程，来生成控制电路，向VGA电路反馈AGC输出信号。电路包括：延迟单元电路、脉冲生成电路、寄存器电路、控制电路，其中寄存器电路由寄存器一、组合逻辑单元、寄存器二组成，AGC输入信号通过延迟单元电路和脉冲生成电路生成脉冲进行触发和采样。其优点在于：能够快速计算出AGC输入信号的幅度，并且快速反馈给VGA电路；对时钟信号频率的依赖性大大降低等。?

【技术实现步骤摘要】

本专利技术涉及一种自动增益控制(automatic gain control,简称AGC)方法及电路，特别涉及ー种自检测数字自动增益控制方法及电路。
技术介绍
自动增益控制(AGC)电路是无线通信系统中不可或缺的功能単元，其作用是将输入信号的幅度调节到后级电路的适应范围内。如图I所示，数字AGC电路通常与可变增益放大器(variable gain amplifier,简称 VGA)电路、一位模数变换器(Analog-to-Dig italConverter，简称ADC)电路组成环路系统。数字AGC电路的功能是计算AGC输入信号(也就是ADC输出信号，简称MAG或MAG信号)的幅度，并且与事先设定的幅度窗ロ相比较，从而输出反馈信号给VGA。传统的数字AGC电路实现方式往往是通过数倍于MAG信号的时钟信号(简称CLK)来采样(如CLK频率是MAG频率的4倍左右)，从而在一段时间内(如512个时钟周期)得到MAG信号处于高电平的时钟周期数M，那么近似计算出MAG信号的幅度为M/512，所以容易看出数字AGC电路受制于CLK频率；另一个缺陷是传统的实现方式达到信号稳定时间较长。
技术实现思路
本专利技术的目的是实现快速计算AGC输入信号的幅度，并且通过数字AGC电路实现增益控制，从而快速达到反馈并且使VGA最終稳定于期望值的效果，以克服
技术介绍
中现有技术的不足。为了实现本专利技术的专利技术目的，通过采用如下技术方案来实现 ー种自检测数字自动增益控制方法，包括以下步骤 第一歩，将AGC输入信号通过延迟单元电路和脉冲生成电路生成脉冲CLK_1、CLK_2、…CLK_N，通过这些脉冲去触发相对应的寄存器Re_l、Re_2、…Re_N来采样AGC输入信号；如果输入的模拟信号幅度小于參考电平，AGC输入信号一直为低电平，即没有脉冲生成，那么相对应的触发器的输出为O ; 第二步，通过对AGC输入信号的逐级延迟，获得相对应的脉冲信号，延迟由延迟单元电路的结构决定；第三步，用主时钟控制增益的计算过程，来生成控制电路，向VGA电路反馈AGC输出信号。特别地，所述的延迟单元以及脉冲生成単元主要是由数字门构成，并且需要满足关系η * d彡Ratio * T,其中η为延迟单元和脉冲生成单元的个数，d为延迟单元的传输延迟，T为AGC输入信号的周期，Ratio为高电平脉宽占信号周期的百分比，其中O< Ratio ^ I0特别地，数字AGC电路中设置了窗ロ，其中窗ロ设置有窗ロ高值和窗ロ低值，当N值大于窗ロ高值时，数字AGC电路反馈减小AGC输出信号，使VGA输出逐步减小；·Ν值小于窗ロ低值时，数字AGC电路反馈增大AGC输出信号，使VGA输出逐步增大值介于两者之间时，数字AGC电路反馈保持AGC输出信号，使VGA输出信号保持稳定。ー种自检测数字自动增益控制电路，包括延迟单元电路、脉冲生成电路、寄存器电路、控制电路，其中寄存器电路由寄存器一、组合逻辑单元、寄存器ニ组成，寄存器ー的Q端和寄存器ニ的D端通过组合逻辑单元连接，寄存器ニ的Q端连接到控制电路；AGC输入信号一路连接寄存器ー的D端；AGC输入信号另一路通过延迟単元电路和脉冲生成电路生成脉冲，通过这些脉冲去触发相对应的寄存器ー来采样AGC输入信号，通过组合逻辑单元传输给寄存器ニ，同时主时钟信号触发寄存器ニ，所得寄存器ニ的信号传输给控制电路，再由控制电路输出AGC输出信号。特别地，所述延迟単元电路由N个延迟单元组成，所述脉冲生成电路由N个脉冲生成单元组成、所述寄存器电路由N组寄存器一、组合逻辑单元、寄存器ニ组成，AGC输入信号通过延迟单元电路和脉冲生成电路生成脉冲CLK_1、CLK_2、…CLK_N，通过这些脉冲 去触发相对应的寄存器ー Rel_l、Rel_2、…Rel_N来采样AGC输入信号，通过组合逻辑单元传输给对应的寄存器ニ Re2_l、Re2_2、-Re2_N,同时主时钟信号触发寄存器ニ Re2_l、Re2_2、…Re2_N，所得寄存器ニ的信号传输给控制电路。特别地，所述延迟単元电路由时钟反相器串联构成。本专利技术的有益效果在干 第一、能够快速计算出AGC输入信号的幅度，并且快速反馈给VGA电路。以10M(时钟周期为100ns)的AGC输入信号和40M(时钟周期为25ns)的AGC输入信号的采样时钟来说明，传统的实现方法计算一次AGC输入信号的幅度值需要12. Sus (以512个时钟周期为ー个采样周期)，但是用本专利技术的方法，50ns (即O. 05us)就能计算出AGC输入信号的幅度值，也就是说最终达到AGC输入信号稳定所需要的时间只有Ius或者几us，而这在传统方法中连一次信号幅度都没有计算出来。第二、对时钟信号频率的依赖性大大降低，本专利技术的方法表明只要时钟频率不大于模拟信号频率的2倍都可以； 第三、通过本专利技术的方法也可以较准确的计算出AGC输入信号的幅度值，甚至占空比； 第四、可以根据信号频率修改相应的延迟电路，具有较强的灵活性； 第五、可以对某种频率范围内的信号值采用一种延迟，具有一定的通用性，比如IOM以下信号都采用Ins的延迟。附图说明图I是现有技术及本专利技术基于的环路系统结构示意 图2是本专利技术涉及的数字自动增益控制电路结构示意 图3是本专利技术涉及的数字自动增益控制电路中脉冲采样ADC输出信号的波形示意图。其中，图I至图3的符号说明如下 UVGA电路，2、ADC电路，3、数字AGC电路，31、组合逻辑单元，32、控制电路；41、相邻两个脉冲之间的延迟；MAG、AGC输入信号，AGC_0UT、AGC输出信号，Main_CLK、主时钟信号，R_High、窗ロ高值，R_Low、窗ロ低值，DL、延迟单元，PL、脉冲生成単元，Rel、寄存器一，Re2、寄存器ニ，CLK_、脉沖，CLK、时钟信号，M、时钟周期数，AS、模拟信号，Ref、參考电平。具体实施例方式如图I、图2、图3所示，分别为本专利技术基于的环路系统结构示意图、涉及的数字自动增益控制电路结构示意图、涉及的数字自动增益控制电路中脉冲采样ADC输出信号的波形示意图。如图I所示，首先模拟信号AS通过VGA电路I，由ADC电路2转换成数字信号AGC输入信号MAG，再通过数字AGC电路3计算出AGC输入信号MAG的幅度，并且最终反馈给VGA电路I来调节幅度。 ー种自检测数字自动增益控制方法，包括以下步骤 第一歩，将AGC输入信号MAG通过延迟单元电路和脉冲生成电路生成脉冲CLK_1、CLK_2、…CLK_N，通过这些脉冲去触发相对应的寄存器Re_l、Re_2、…Re_N来采样AGC输入信号MAG ;如果输入的模拟信号AS幅度小于參考电平Ref,AGC输入信号MAG —直为低电平，即没有脉冲生成，那么相对应的触发器的输出为O ;也就是在这种情况下，数字AGC电路3反馈给VGA电路I的值类似于AGC输入信号MAG幅度很小的情形。第二步，通过对AGC输入信号MAG的逐级延迟，获得相对应的脉冲信号，延迟由延迟单元电路的结构决定； 第三步，用主时钟信号Main_CLK控制增益的计算过程，来生成控制电路32，向VGA电路I反馈AGC输出信号AGC_0UT。通过跨时钟域的设计方法，用主时钟信号Main_CLK控制増益的计算过程，本文档来自技高网...

【技术保护点】
一种自检测数字自动增益控制方法，其特征在于：包括以下步骤：第一步，将AGC输入信号（MAG）通过延迟单元电路和脉冲生成电路生成脉冲CLK_1﹑CLK_2﹑…？CLK_N，通过这些脉冲去触发相对应的寄存器Re_1、Re_2、…Re_N来采样AGC输入信号（MAG）；如果输入的模拟信号（AS）幅度小于参考电平（Ref），AGC输入信号（MAG）一直为低电平，即没有脉冲生成，那么相对应的触发器的输出为0；第二步，通过对AGC输入信号（MAG）的逐级延迟，获得相对应的脉冲信号，延迟由延迟单元电路的结构决定；第三步，用主时钟信号（Main_CLK）控制增益的计算过程，来生成控制电路（32），向VGA电路（1）反馈AGC输出信号（AGC_OUT[4:0]）。

【技术特征摘要】

【专利技术属性】
技术研发人员：叶静，马杰，尹莉，
申请(专利权)人：中科芯集成电路股份有限公司，
类型：发明
国别省市：