一种用于将驱动信号供给到混频器电路的驱动器电路。该驱动器电路包括：第一电路分支，具有被布置为分别接收输入信号和偏置信号的第一和第二电路部件；和第二电路分支，具有第一和第二电路部件，所述第一电路部件被配置为接收所述输入信号。该驱动器电路还包括具有第一输入端和第二输入端的运算放大器，第一输入端连接到第一电路分支的第一和第二电路部件的接合节点，第二输入端连接到第二电路分支的第一和第二电路部件的接合节点，所述运算放大器被布置为提供运算放大器输出信号到第二电路分支的第二电路部件，使得第二电路分支的接合节点处的电压等于第一电路分支的接合节点处的电压，所述电压依赖于输入信号并提供驱动信号。
【技术实现步骤摘要】
本专利技术涉及一种用于在收发器中转换频率的混频器及其驱动器电路。
技术介绍
无线设备被用于启用语音和数据的移动通信已经许多年。这类设备可以包括例如移动电话和无线启用的个人数字助理(PDA)。图I是这类无线设备的内核部件的一般框图。无线内核10包括基带处理器12，用于控制无线设备的应用特定功能以及用于向射频(RF)收发器芯片14提供和接收语音或数据信号。RF收发器芯片14负责发射信号的频率向上转换以及接收信号的频率向下转换。RF收发器芯片14包括接收器内核16和发射器内核20，接收器内核16连接到天线18用于接收从基站发射的信号，发射器内核20用于经由增益电路22通过天线18发射信号。本领域技术人员应予以理解的是，图I是仅简化框图，还可以包括启用适当操作或功能可能需要的其他功能块。 一般而言，发射器内核20负责将电磁信号从基带向上转换到较高频率用于发射，而接收器内核16负责在这些频率到达接收器时将它们向下转换回其原来的频带，这些过程分别公知为向上转换和向下转换。原始(或基帯)信号可表现为例如数据、语音或视频。这些基带信号可由诸如麦克风或摄像机这样的换能器(transducer)产生、由计算机生成或者从电子存储设备传送。图2示出了通过发射器内核20到天线18的示例性发射路径。如图2所示，发射路径可包括混频器202，其被布置为从基带处理器12接收基带信号。该混频器负责使用由本地振荡器204产生的本地振荡信号将基带信号向上转换到较高频率。发射路径可进一歩包括滤波器206，用于去除基带分量并抑制谐波；和功率放大器208，用于放大调制信号的功率。发射路径中的部件并不全面，本领域技术人员应予以理解的是，具体的配置将取决于所依附的通信标准和所选择的架构实现方式。下面，将參照图3描述已知的无源CMOS (互补对称金属-氧化物-半导体)混频器电路300。基带信号是通过根据任一已知协议对载有数据的基带载波进行调制而生成的模拟信号。CMOS无源混频器电路300从基带处理器接收差分基带信号(VBBP、VBBM)。本文中使用术语“差分”来描述基带信号(VBBP、VBBM)具有相同的振幅并且基本上处于彼此相反的相位，即具有180度相位差。混频器电路300包括η型金属氧化物半导体场效应(NMOS)晶体管302、304、306和308，这些NMOS晶体管被布置为接收基带信号VBBP和VBBM以及差分本地振荡器信号(VLOP、VL0M)。NMOS晶体管302、304、306和308提供差分输出VOP和VOM。尽管已经关于NMOS晶体管描述了 CMOS无源混频器电路300，但本领域技术人员应予以理解的是，也可将晶体管302、304、306和308选为p型金属氧化物半导体场效应(PMOS)晶体管。工作吋，混频器电路300使用本地振荡器信号(VLOP、VL0M)将基带信号(VBBP、VBBM)向上转换到期望的RF发射频率。为了使无源混频器300工作，要求基带信号以最小失真驱动在输出端具有负载的无源混频器。基带处理器带来的任何失真都将使无源混频器的线性度(linearity)降低。用于RF信令(signalling)的已知协议之ー使用复杂的同相位(I)和正交相位(Q)信号，其中每个均可以为差分格式。国际公布WO 2010/025556公开了ー种具有驱动器电路430的IQ无源混频器400，下面将參照图4对其进行描述。用于I路径和Q路径的差分基带输入信号被标为VBBQP、VBBQM、VBBIP和VBB頂。这些基带输入信号被输入到驱动器电路430。驱动器电路430包括源极跟随器NMOS晶体管440、444、448和452，这些晶体管连 接到偏置NMOS晶体管442、446、450和454。源极跟随器NMOS晶体管440、444、448和452的栅极端接收基带输入信号VBBQP、VBBQM、VBBIP和VBBM。偏置NMOS晶体管442、446、450和454接收偏置电压VBIAS。源极跟随器NMOS晶体管440、444、448和452的输出在被提供到IQ无源混频器400之前经过电阻器460、462、464和466。无源IQ 混频器 400 包括 NMOS 晶体管 402、404、406、408、410、412、414 和 416，这些晶体管用于I/Q路径，并且被提供以标为VLOIP、VL0IM, VLOQP和VLOQM本地振荡器信号。无源IQ混频器400的输出，即VOP和V0M，是向上转换后的频率信号，可以用于在发送之前驱动放大器，例如通过ac耦合电容器(图4中未示出)驱动功率放大器208。LO信号(VL0IP、VL0M、VLOQP和VL0QM)均为从OV到I. 2V的矩形波形(SQ2占空比)，并且被设计为具有低的上升和下降时间，这种布置使得能够省却常规上被用在发射器输出端处的表面声波(SAW)滤波器。因此，有助于使所需外部部件的数目、所需板面积最小化，从而降低芯片的总体成本。将电容性负载设置在IQ无源混频器400的输出端减小了由源极跟随器NMOS晶体管440、444、448和452引起的失真，但源极跟随器晶体管不再是线性的。这限制了 IQ无源混频器400的线性度。就执行向上转换频率变换的混频器而言,所使用的一般规格被称为FRF-3BB(A)0这是向上转换后的RF /[目号与第二阶失真之比，其中第二阶失真为FioUbb (Fio是本地振荡器频率且Fbb是基带输入信号的频率)。对于2G应用，要求典型的Λ为55dB。对于3G语音应用，要求典型的Λ为45dB。因而，为了具有高Δ，要求图4中所示源极跟随器NMOS晶体管440、444、448和452具有大跨导(gm)。源极跟随器晶体管的跨导与源极跟随器晶体管的漏极电流Id直接成正比，因此为了获得高Λ值，源极跟随器晶体管的电流消耗也必定会増大。跨导gm随基带输入信号而变化，这是由于漏极电流的波动所致。为了使这些波动的影响最小化，添加了附加的电阻器460、462、464和468，与源极跟随器NMOS晶体管440、444,448和452的本征电阻(Ι/gm)串联，以改善IQ无源混频器400的线性度。这个设计对电阻器460、462、464和468的电阻值和Λ值进行了折衷考虑。利用高值电阻器，Λ值增大而SNR下降。类似地，利用低值电阻器，SNR增大而Λ值减小。本专利技术g在提供ー种具有改善的线性度的用于混频器电路的驱动器电路。
技术实现思路
根据本专利技术的ー个方面，提供一种用于将驱动信号供给到混频器电路的驱动器电路，所述驱动器电路包括第一电路分支，其具有第一和第二电路部件，所述第一和第二电路部件被布置为分别接收输入信号和偏置信号；第二电路分支，其具有第一和第二电路部件，所述第一电路部件被布置为接收所述输入信号；和 运算放大器，其具有第一输入端和第二输入端，所述第一输入端连接到所述第一电路分支的所述第一和第二电路部件的接合节点，所述第二输入端连接到所述第二电路分支的所述第一和第二电路部件的接合节点，所述运算放大器被布置为将运算放大器输出信号提供到所述第二电路分支的第二电路部件，使得所述第二电路分支的所述接合节点处的电压等于所述第一电路分支的所述接合节点处的电压，所述电压依赖于所述输入信号并提供所述驱动信号。本专利技术的又本文档来自技高网...
【技术保护点】
一种用于将驱动信号供给到混频器电路的驱动器电路，所述驱动器电路包括：第一电路分支，所述第一电路分支具有第一电路部件和第二电路部件，所述第一电路部件和第二电路部件被布置为分别接收输入信号和偏置信号；第二电路分支，所述第二电路分支具有第一电路部件和第二电路部件，所述第一电路部件被布置为接收所述输入信号；和运算放大器，所述运算放大器具有第一输入端和第二输入端，所述第一输入端连接到所述第一电路分支的所述第一电路部件和所述第二电路部件的接合节点，所述第二输入端连接到所述第二电路分支的所述第一电路部件和第二电路部件的接合节点，所述运算放大器被布置为将运算放大器输出信号提供到所述第二电路分支的所述第二电路部件，使得所述第二电路分支的所述接合节点处的电压等于所述第一电路分支的所述接合节点处的电压，所述电压依赖于所述输入信号并提供所述驱动信号。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：阿卜杜勒拉蒂夫·贝拉瓦尔，塞·陶尔·李，
申请(专利权)人：艾色拉有限责任公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。