用以减少多级高速缓冲存储器层级中的掷出的设备和方法技术

本发明专利技术涉及用以减少多级高速缓冲存储器层级中的掷出的设备和方法。当确定经移位的线已被分配在较高级中时，防止将所述经移位高速缓冲存储器线分配在下一级高速缓冲存储器中，因此减少掷出。为此，选择将要在较低级高速缓冲存储器中移位的线。识别与所述选定线相关联的信息，其指示所述选定线存在于较高级高速缓冲存储器中。基于所述识别的信息来防止将所述选定线分配在所述较高级高速缓冲存储器中。防止分配所述选定线节约了将与所述分配相关联的功率。

【技术实现步骤摘要】

本专利技术大体上涉及高速缓冲存储器领域，且更具体地说，涉及具有指令高速缓冲存储器、数据高速缓冲存储器和牺牲高速缓冲存储器的存储器系统。
技术介绍
例如手机、膝上型计算机、个人数据助理(PDA)等许多便携式产品均利用执行程序(例如通信和多媒体程序)的处理器。用于这些产品的处理系统包含用于存储指令和数据的处理器与存储器复合体。大容量主存储器通常具有与处理器循环时间相比较低的存取时间。因此，按照惯例，基于高速缓冲存储器的容量和性能而以层级来组织存储器复合体，其中最高性能和最低容量高速缓冲存储器离处理器最近。举例来说，I级指令高速缓冲存储器和I级数据高速缓冲存储器通常将直接附接到处理器。而2级统一高速缓冲存储器连接到I级(LI)指令高速缓冲存储器和数据高速缓冲存储器。另外，系统存储器连接到2级(L2)统一高速缓冲存储器。I级指令高速缓冲存储器通常以处理器速度操作，且2级统一高速缓冲存储器以低于I级高速缓冲存储器的速度之速度操作，但具有比系统存储器的存取时间快的存取时间。有很多替代性存储器组织，例如除LI和L2高速缓冲存储器以外还具有3级高速缓冲存储器的存储器层级。另一存储器组织可仅使用I级高速缓冲存储器和系统存储器。存储器组织可由作为内含式高速缓冲存储器、严格内含式高速缓冲存储器、独占式高速缓冲存储器或这些高速缓冲存储器类型的组合而操作的高速缓冲存储器层级组成。依据本文的定义，彼此独占的任何两级高速缓冲存储器不可含有相同的高速缓冲存储器线。彼此内含的任何两级高速缓冲存储器可含有相同的高速缓冲存储器线。彼此严格内含的任何两级高速缓冲存储器意味着较大高速缓冲存储器(通常是较高级高速缓冲存储器)必须含有较小高速缓冲存储器(通常是较低级高速缓冲存储器)中的所有线。在三个或三个以上多级高速缓冲存储器组织中，任何两个或两个以上高速缓冲存储器级可作为一种类型的高速缓冲存储器(例如，独占式)而操作，且其余高速缓冲存储器级可作为替代类型的高速缓冲存储器中的一者(例如，内含式)而操作。指令高速缓冲存储器通常经构造以支持位于指令高速缓冲存储器中的单个地址处的多个指令。数据高速缓冲存储器通常经构造以支持位于数据高速缓冲存储器的单个地址处的多个数据单元，其中数据单元可以是可变数目个字节，其视处理器而定。此多个指令或数据单元通常被称为高速缓冲存储器线或简称为线。举例来说，处理器从LI高速缓冲存储器获取指令或数据单元，且如果所述指令或数据单元存在于所述高速缓冲存储器中，那么“命中”发生，且将所述指令或数据单元提供给处理器。如果所述指令或数据单元不存在于LI高速缓冲存储器中，那么“未命中”发生。未命中可能发生在高速缓冲存储器线中任何地方的指令或数据单元存取上。当未命中发生时，用含有未命中指令的新线来替换所述高速缓冲存储器中的线。使用替换策略来确定哪一高速缓冲存储器线要替换。举例来说，选择或牺牲已最少使用的高速缓冲存储器线表示最近最少使用(LRU)策略。被选定以进行替换的高速缓冲存储器 线是牺牲高速缓冲存储器线。高速缓冲存储器线还可具有与之相关联的许多状态位，例如有效位和无效位(dirty bit)。有效位指示驻存在高速缓冲存储器线中的指令或数据。无效位指示是否已发生对高速缓冲存储器线的修改。在回写高速缓冲存储器中，无效位指示当高速缓冲存储器线将被替换时，需要将所述修改回写到存储器系统层级中的下一个较高存储器级。牺牲高速缓冲存储器可为连接到高速缓冲存储器(例如I级高速缓冲存储器)的单独缓冲器或整合在邻近的较高级高速缓冲存储器中。在牺牲线被逐出后相对不久可能需要牺牲线且当需要时从牺牲高速缓冲存储器存取牺牲线比从存储器层级的较高级存取牺牲线快的假定下，可在牺牲高速缓冲存储器中分配牺牲高速缓冲存储器线。对于整合在邻近较高级高速缓冲存储器中的牺牲高速缓冲存储器，当线从较低级高速缓冲存储器移位且被分配在较高级高速缓冲存储器中时，掷出发生，从而高速缓存较低级高速缓冲存储器的牺牲者。较低级高速缓冲存储器向较高级高速缓冲存储器发送所有经移位的线(无效或非无效)。在一些情况下，牺牲线可能已经存在于牺牲高速缓冲存储器中，且重写已经存在的线浪费功率，且减少用于牺牲高速缓冲存储器的带宽。
技术实现思路
本专利技术认识到减少存储器系统中的功率要求对便携式应用且一般对减少处理系统中的功率需要来说是重要的。为此，本专利技术的一实施例解决一种用以减少经移位的高速缓冲存储器线的分配的跟踪方法。选择将要在较低级高速缓冲存储器中移位的线。识别与所述选定线相关联的信息，其指示所述选定线存在于较高级高速缓冲存储器中。基于所述识别的信息来防止将所述选定线分配在较高级高速缓冲存储器中。防止对选定线的分配节约与所述分配相关联的功率。本专利技术的另一实施例解决一种用以减少掷出的方法。响应于X级高速缓冲存储器中的未命中，将分配信息保存在X级高速缓冲存储器中，处于与未命中相关联的高速缓冲存储器线的标签中。分配信息指示高速缓冲存储器线是否被分配在X+1级高速缓冲存储器中。选择将要在X级高速缓冲存储器中替换的线。响应于选定线的的分配信息指示所述高速缓冲存储器线被分配在X+1级高速缓冲存储器中，防止将选定线从X级高速缓冲存储器掷出到X+1级高速缓冲存储器。本专利技术的另一实施例解决一种具有多个高速缓冲存储器级的存储器系统。较低级高速缓冲存储器经配置以存储多个第一高速缓冲存储器线，其每一者具有一分配位。与所述多个第一高速缓冲存储器线中的一者相关联的分配位指示所述多个第一高速缓冲存储器线中的所述一者是否被分配在较高级高速缓冲存储器中。掷出逻辑电路经配置以基于与被选择用于从所述多个第一高速缓冲存储器线移位的第一高速缓冲存储器线相关联的分配位来确定选定的第一高速缓冲存储器线是否为对于较高级高速缓冲存储器中的高速缓冲存储器线来说为冗余的高速缓冲存储器线。响应于选定第一高速缓冲存储器线的分配位而防止将选定第一高速缓冲存储器线掷出到较高级高速缓冲存储器。应理解，所属领域的技术人员从以下详细描述将容易明白本专利技术的其它实施例，其中借助于说明来展示和描述本专利技术的各种实施例。如将意识到，本专利技术能够具有其它和不同实施例，且本专利技术的若干细节能够具有各种其它方面的修改，这些都不脱离本专利技术。因此，图式和详细描述本质上将被视为说明性的，而非限制性的。附图说明图I说明无线通信系统；图2是其中减少掷出的示范性处理器与存储器复合体的功能框图；以及图3是说明用于减少掷出的过程的流程图。 具体实施例方式希望下文结合附图而陈述的详细描述作为对本专利技术的各种示范性实施例的描述，且不希望表示其中可实践本专利技术的仅有实施例。详细描述出于提供对本专利技术的全面理解的目的而包含特定细节。然而，所属领域的技术人员将明白，可在不具有这些特定细节的情况下实践本专利技术。在一些情况下，为了避免混淆本专利技术的概念，以框图形式来展示众所周知的结构和组件。图I说明其中可有利地采用本专利技术的实施例的示范性无线通信系统100。出于说明的目的，图I展示三个远程单元120、130和150以及两个基站140。将认识到，常见的无线通信系统可具有多得多的远程单元和基站。远程单元120、130和150包含硬件组件、软件组件或两者，如分别由组件125A、125C和125B表示，其已适合于实施本专利技术，如下文进本文档来自技高网...

【技术保护点】

【技术特征摘要】
2007.01.31 US 11/669,2451.一种用以减少经移位高速缓冲存储器线的分配的跟踪方法，所述跟踪方法包括 响应于在下ー个较高级高速缓冲存储器中具有获取地址命中的存储器存取，存取将要在较低级高速缓冲存储器中移位的选定线； 识别与所述选定线相关联的信息，其指示所述选定线不存在于所述下ー个较高级高速缓冲存储器中； 针对在所述下ー个较高级高速缓冲存储器中具有所述获取地址命中的所述存储器存取，响应于经识别的所述信息和与所述较低级高速缓冲存储器中的高速缓冲存储器线相关联的分配指示，在所述下ー个较高级高速缓冲存储器中分配所述选定线，其中所述分配指示表示所述高速缓冲存储器线存在于所述下ー个较高级高速缓冲存储器中；以及 基于所述分配指示和与所述高速缓冲存储器线一起存储在所述较低级高速缓冲存储器中的信息，防止将所述高速缓冲存储器线分配在所述下ー个较高级高速缓冲存储器中， 其中所述分配指示表示所述高速缓冲存储器线存在于所述下ー个较高级高速缓冲存储器中、所述与所述高速缓冲存储器线一起存储在所述较低级高速缓冲存储器中的信息指示所述高速缓冲存储器线没有被修改。2.根据权利要求I所述的跟踪方法，其中所述分配指示是所述较低级高速缓冲存储器中的位，该位通过防止将所述高速缓冲存储器线分配在所述下ー个较高级高速缓冲存储器中而影响功率使用。3.一种用以减少经移位高速缓冲存储器线的分配的跟踪方法，所述跟踪方法包括 响应于在下ー个较高级高速缓冲存储器中具有获取地址命中的存储器存取，存取将要在较低级高速缓冲存储器中移位的选定线； 识别与所述选定线相关联的信息，其指示所述选定线不存在于所述下ー个较高级高速缓冲存储器中； 针对在所述下ー个较高级高速缓冲存储器中具有所述获取地址命中的所述存储器存取，响应于经识别的所述信息和与所述较低级高速缓冲存储器中的高速缓冲存储器线相关联的分配指示，在所述下ー个较高级高速缓冲存储器中分配所述选定线，其中所述分配指示表示所述高速缓冲存储器线存在于所述下ー个较高级高速缓冲存储器中；以及 基于所述分配指示和与所述高速缓冲存储器线一起存储在所述较低级高速缓冲存储器中的信息，防止与将所述高速缓冲存储器线分配在所述下ー个较高级高速缓冲存储器中相关联的存取循环，其中所述分配指示表示所述高速缓冲存储器线存在于所述下一个较高级高速缓冲存储器中、所述与所述高速缓冲存储器线一起存储在所述较低级高速缓冲存储器中的信息指示所述高速缓冲存储器线没有被修改。4.一种用以减少经移位高速缓冲存储器线的分配的跟踪方法，所述跟踪方法包括 响应于在下ー个较高级高速缓冲存储器中具有获取地址命中的存储器存取，存取将要在较低级高速缓冲存储器中移位的选定线； 识别与所述选定线相关联的信息，其指示所述选定线不存在于所述下ー个较高级高速缓冲存储器中；以及 针对在所述下ー个较高级高速缓冲存储器中具有所述获取地址命中的所述存储器存取，响应于经识别的所述信息和与所述较低级高速缓冲存储器中的高速缓冲存储器线相关联的分配指示，在所述下ー个较高级高速缓冲存储器中分配所述选定线，其中所述分配指示表示所述高速缓冲存储器线存在于所述下ー个较高级高速缓冲存储器中， 其中将所述选定线分配在所述下ー个较高级高速缓冲存储器中的地址处，所述地址通过所述下一较高级高速缓冲存储器的最近最少使用策略确定。5.一种用以减少经移位高速缓冲存储器线的分配的跟踪方法，所述跟踪方法包括 响应于在下ー个较高级高速缓冲存储器中具有获取地址命中的存储器存取，存取将要在较低级高速缓冲存储器中移位的选定线； 识别与所述选定线相关联的信息，其指示所述选定线不存在于所述下ー个较高级高速缓冲存储器中； 针对在所述下ー个较高级高速缓冲存储器中具有所述获取地址命中的所述存储器存取，响应于经识别的所述信息和与所述较低级高速缓冲存储器中的高速缓冲存储器线相关联的分配指示，在所述下...

【专利技术属性】
技术研发人员：托马斯·菲利普·施派尔，詹姆斯·诺里斯·迪芬德尔费尔，托马斯·安德鲁·萨托里乌斯，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：