本实用新型专利技术公开了一种高速低功耗的真单相时钟2/3双模预分频器，包括六级动态反相器，第一级、第二级、第三极动态反相器串联构成真单相时钟结构的D触发器DFF1，第四级、第五级、第六级动态反相器串联构成真单相时钟结构的D触发器DFF2。本实用新型专利技术提供的高速低功耗的真单相时钟2/3双模预分频器，去除了传统真单相时钟2/3双模预分频器结构中的与门和或门，直接将第一个D触发器的输出送入第二个D触发器中的第五级动态反相器，控制第五级动态反相器对节点P2的预充电，达到将2/3双模预分频器输出高电平多延迟一个时钟周期，从而实现三分频操作，提高了2/3双模预分频器三分频时的工作速度。（*该技术在2021年保护过期，可自由使用*）
【技术实现步骤摘要】
本技术涉及分频器技木，尤其涉及ー种高速低功耗的真単相时钟(TSPC) 2/3双模预分频器。
技术介绍
双模预分频器是ー种具有两种可控分频比的分频装置，它是锁相环的重要组成部分，根据模式控制信号的不同以特定的分频比，将输入高频率时钟信号分频为低频率时钟信号，锁相环中，双模预分频器将压控振荡器的高频率信号 分频为低频率时钟信号，是锁相环中工作频率最高和功耗最大的模块。锁相环中分频器由双模预分频器、程序计数器和吞咽计数器构成。压控振荡器的输出信号送入双模预分频器，双模预分频器可以根据模式控制信号进行N或N+1分频。当电路复位后，预分频器进行N+1分频，程序计数器和脉冲吞咽计数器分别对预分频器的输出进行计数，当吞咽计数器计到预定数吋，改变模式控制线，使得预分频器进行N分频。程序计数器继续计数直到预定值后，将其本身和吞咽计数器复位，进入下一分频循环。基于动态电路技术的同步N/N+1分频器是双模预分频器的ー种实现结构，ー种常用的双模分频器是同步2/3双模预分频器，其他N/N+1双模分频器可以由2/3双模预分频器为核心进行设计，同步2/3双模预分频器中由于增加了或门、与门等逻辑组成的反馈控制，工作速度会比二分频器慢很多，将消耗分频器的大部分功耗。
技术实现思路
技术目的为了克服现有技术中存在的不足，本技术提供ー种高速低功耗的真単相时钟2/3双模预分频器。技术方案为实现上述目的，本技术采用的技术方案为—种高速低功耗的真単相时钟2/3双模预分频器，包括六级动态反相器，第一级、第二级、第三极动态反相器串联构成真单相时钟结构的D触发器DFF1，第四级、第五级、第六级动态反相器串联构成真单相时钟结构的D触发器DFF2 ；所述第一级动态反相器包括第一 PMOS晶体管Ml、第二 PMOS晶体管M2、第三PMOS晶体管M3、第四PMOS晶体管M4和第五PMOS晶体管M5，模式控制信号MC连接第二 PMOS晶体管M2和第三PMOS晶体管M3的栅极，分频器的输出端Q2B连接第一 PMOS晶体管Ml和第四PMOS晶体管M4的栅极，时钟控制信号CK连接第五PMOS晶体管M5的栅极，第一 PMOS晶体管Ml和第二 PMOS晶体管M2的源级接地，第一 PMOS晶体管Ml、第二 PMOS晶体管M2和第三PMOS晶体管M3的漏极接第一级动态反相器的输出端SI，第三PMOS晶体管M3的源级接第四PMOS晶体管M4的漏极，第四PMOS晶体管M4的源级接第五PMOS晶体管M5的漏极，第五PMOS晶体管M5的源级接电源VDD ；所述第二级动态反相器包括第六PMOS晶体管M6、第七PMOS晶体管M7和第八PMOS晶体管M8，时钟控制信号CK连接第六PMOS晶体管M6和第八PMOS晶体管M8的栅极，第一级动态反相器的输出端SI连接第七PMOS晶体管M7的栅极，第六PMOS晶体管M6的源级接地，第六PMOS晶体管M6的漏极接第七PMOS晶体管M7的源级，第七PMOS晶体管M7和第八PMOS晶体管M8的漏极接第二级动态反相器的输出端P1，第八PMOS晶体管M8的源级接电源 VDD ；所述第三极动态反相器包括第九PMOS晶体管M9、第十PMOS晶体管MlO和第i^一PMOS晶体管M11，时钟控制信号CK连接第九PMOS晶体管M9的栅极，第二级动态反相器的输出端Pl连接第十PMOS晶体管MlO和第i^一 PMOS晶体管Mll的栅极，第九PMOS晶体管M9的源级接地，第九PMOS晶体管M9的漏极接第十PMOS晶体管MlO的源级，第十PMOS晶 体管MlO和第i^一 PMOS晶体管Mll的漏极接第三极动态反相器的输出端Q1B，第i^一 PMOS晶体管Mll的源级接电源VDD ；所述第四级动态反相器包括第十二 PMOS晶体管M12、第十三PMOS晶体管M13和第十四PMOS晶体管M14，分频器的输出端Q2B连接第十二 PMOS晶体管M12和第十三PMOS晶体管M13的栅极，时钟控制信号CK连接第十四PMOS晶体管M14的栅极，第十二 PMOS晶体管M12的源级接地，第十二 PMOS晶体管M12和第十三PMOS晶体管M13的漏极接第四级动态反相器的输出端S2，第十三PMOS晶体管M13的源级接第十四PMOS晶体管M14的漏极，第十四PMOS晶体管M14的源级接电源VDD ；所述第五级动态反相器包括第十五PMOS晶体管M15、第十六PMOS晶体管M16、第十七PMOS晶体管M17和第十八PMOS晶体管M18，时钟控制信号CK连接第十五PMOS晶体管M15和第十八PMOS晶体管M18的栅极，第三极动态反相器的输出端QlB连接第十七PMOS晶体管M17的栅极，第四级动态反相器的输出端S2连接第十六PMOS晶体管M16的栅极，第十五PMOS晶体管M15的源级接地，第十五PMOS晶体管M15的漏极接第十六PMOS晶体管M16的源级，第十六PMOS晶体管M16和第十七PMOS晶体管M17的漏极接第五级动态反相器的输出端P2，第十七PMOS晶体管M17的源级接第十八PMOS晶体管M18的漏极，第十八PMOS晶体管M18的源级接电源VDD ；所述第六级动态反相器包括第十九PMOS晶体管M19、第二十PMOS晶体管M20和第ニー PMOS晶体管M21，时钟控制信号CK连接第十九PMOS晶体管M19的栅极，第五级动态 反相器的输出端P2连接第二十PMOS晶体管M20和第二一 PMOS晶体管M21的栅极，第十九PMOS晶体管M19的源级接地，第十九PMOS晶体管M19的漏极接第二十PMOS晶体管M20的源级，第二十PMOS晶体管M20和第二一 PMOS晶体管M21的漏极接分频器的输出端Q2B，第ニー PMOS晶体管M21的源级接电源VDD。上述分配器，在模式控制信号MC为低电平时，第一级、第二级和第三级动态反向器被关断，第三极动态反相器的输出端QlB为低电平，第四级、第五级和第六级动态反相器正常工作，该真单相时钟2/3双模预分频器处于二分频工作状态；在模式控制信号MC为高电平时，第一级、第二级和第三级动态反相器正常工作，第五级动态反相器中第十七PMOS晶体管M17根据第三极动态反相器的输出端QlB导通或者关断，并和时钟信号CK控制的第十八PMOS晶体管M18相配合对第五级动态反相器的输出端P2节点进行充电操作。上述分配器，若在第一级动态反相器中，将模式控制信号和与之连接的第二 PMOS晶体管M2和第三PMOS晶体管M3去除，并将第四PMOS晶体管M4与第一级动态反相器的输出端SI相连接，即可构成一个单独的真単相时钟三分频器。有益效果本技术提供的高速低功耗的真単相时钟2/3双模预分频器，去除了传统真単相时钟2/3双模预分频器结构中的与门和或门，直接将第一个D触发器的输出送入第二个D触发器中的第五级动态反相器，控制第五级动态反相器对节点P2的预充电，达到将2/3双模预分频器输出高电平多延迟ー个时钟周期，从而实现三分频操作，提高了2/3双模预分频器三分频时的工作速度。附图说明图I为本技术的结构示意图； 图2为本技术的二分频时序图；图3为本技术的三分频时序图；图4为本技术采用O. 18 μ m CMOSエ艺实现，8GHz输入频率时二分频瞬态仿真图；图5本文档来自技高网...
【技术保护点】
【技术特征摘要】
1. 一种高速低功耗的真单相时钟2/3双模预分频器，其特征在于该分频器包括六级动态反相器，第一级、第二级、第三级动态反相器串联构成真单相时钟结构的D触发器DFF1，第四级、第五级、第六级动态反相器串联构成真单相时钟结构的D触发器DFF2 ； 所述第一级动态反相器包括第一 PMOS晶体管Ml、第二 PMOS晶体管M2、第三PMOS晶体管M3、第四PMOS晶体管M4和第五PMOS晶体管M5，模式控制信号MC连接第二 PMOS晶体管M2和第三PMOS晶体管M3的栅极，分频器的输出端Q2B连接第一 PMOS晶体管Ml和第四PMOS晶体管M4的栅极，时钟控制信号CK连接第五PMOS晶体管M5的栅极，第一 PMOS晶体管Ml和第二 PMOS晶体管M2的源极接地，第一 PMOS晶体管Ml、第二 PMOS晶体管M2和第三PMOS晶体管M3的漏极分别接第一级动态反相器的输出端SI，第三PMOS晶体管M3的源极接第四PMOS晶体管M4的漏极，第四PMOS晶体管M4的源极接第五PMOS晶体管M5的漏极，第五PMOS晶体管M5的源极接电源VDD ； 所述第二级动态反相器包括第六PMOS晶体管M6、第七PMOS晶体管M7和第八PMOS晶体管M8，时钟控制信号CK连接第六PMOS晶体管M6和第八PMOS晶体管M8的栅极，第一级动态反相器的输出端SI连接第七PMOS晶体管M7的栅极，第六PMOS晶体管M6的源极接地，第六PMOS晶体管M6的漏极接第七PMOS晶体管M7的源级，第七PMOS晶体管M7和第八PMOS晶体管M8的漏极分别接第二级动态反相器的输出端P1，第八PMOS晶体管M8的源极接电源VDD ； 所述第三级动态反相器包括第九PMOS晶体管M9、第十PMOS晶体管MlO和第i^一 PMOS晶体管Mll，时钟控制信号CK连接第九PMOS晶体管M9的栅极，第二级动态反相器的输出端Pl连接第十PMOS晶体管MlO和第i^一 PMOS晶体管Mll的栅极，第九PMOS晶体管M9的源极接地，第九PMOS晶体管M9的漏极接第十PMOS晶体管MlO的源级，第十PMOS晶体管MlO和第i^一 PMOS晶体...
【专利技术属性】
技术研发人员：吴建辉，吉新村，李红，张萌，朱贾峰，王子轩，黄福清，
申请(专利权)人：东南大学，
类型：实用新型
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。