本发明专利技术公开了一种基于PCI总线单路接收解调器性能测试系统，该测试系统包括接收信号输入输出电路，所述接收信号输入输出电路连接设置有FPGA的测试接口信号逻辑电路，FPGA连接有FPGA逻辑信息静态存储电路，所述测试接口信号逻辑电路连接PCI协议接口电路，所述计算机上设置有PCI插槽，所述PCI协议接口电路与计算机连接，PCI协议接口电路还连接有PCI接口配置电路。本发明专利技术的基于PCI总线单路接收解调器性能测试系统，大幅度提高了单路接收解调器调试速度，缩短了单路接收解调器开发周期，提高了电路板的集成度和系统的性能。
【技术实现步骤摘要】
本专利技术涉及VSAT卫星通信领域，特别涉及一种基于PCI总线单路接收解调器性能测试系统。
技术介绍
PCI总线是一种兼容性很强、功能非常齐全的计算机总线。PCI总线可同时支持多组外围设备，而且不受制于处理器， 为CPU及高速外围设备提供高性能、高吞吐量的数据通路，因此PCI总线已成为局部总线的新标准，PCI总线作为接口被广泛运用于通信领域和计算机领域。PCI总线在VSAT卫星通信领域中的其中一种运用是，PCI总线作为接口运用于单路接收解调器中，例如LH-2接收解调器就是采用的基于PCI总线的单路接收解调器。基于PCI总线单路接收解调器是LH-2接收解调器系统的重要组成部分，为了对LH-2接收解调器系统的接收系统进行验证，需要对接收系统进行长期运行考核，对LH-2接收解调器系统的各分系统进行单机测试与联机测试，验证各分系统与其它分系统接口的匹配性，同时还要为接收系统提供物理连接接口、动态参数输入，进而提供仿真运行环境。如图I所示，基于PCI总线的单路接收解调器的原理是从中频处理器传输过来的模拟中频信号经过高精度的模数转换器变为中频数字信号，在数字下变频器里对中频数字信号进行下变频、滤波和抽取，然后送入可编程逻辑器件FPGA里进行数字信号的解调，最后得到需要的数字信息，最后通过PCI总线接口，将处理后的数字信号传输到主机进行分析处理。基于PCI总线的单路接收解调器的解调是在FPGA里实现，所以可以在线仿真实现对基于PCI总线的单路接收解调器的性能进行测试。
技术实现思路
本专利技术的目的是提供一种基于PCI总线单路接收解调器性能测试系统，利用该测试系统进行性能测试，能大幅度提高调试速度，缩短开发周期，提高电路板的集成度和系统的性能。为了实现上述专利技术目的，本专利技术提供了以下技术方案 基于PCI总线单路接收解调器性能测试系统，该系统包括接收信号输入输出电路，所述接收信号输入输出电路连接测试接口信号逻辑电路，所述测试接口信号逻辑电路包括FPGA及其外围电路(如下载电路、晶振电路、电源电路)，所述测试接口信号逻辑电路连接PCI协议接口电路，所述PCI协议接口电路连接设置有PCI插槽的计算机，所述PCI协议接口电路还连接有PCI接口配置电路，所述PCI接口配置电路对PCI协议接口电路的PCI配置寄存器和本地配置寄存器进行配置，所述PCI协议接口电路为测试接口信号逻辑电路提供高性能的PCI总线接口，所述测试接口信号逻辑电路通过PCI总线接口与计算机进行通信，所述测试接口信号逻辑电路还与FPGA逻辑信息静态存储电路连接。利用上述性能测试系统，实现基于PCI总线单路接收解调器的性能测试，首先在将解调电路的逻辑信息写入计算机中，进行仿真，验证逻辑关系是否正确，能够通过编译则该逻辑信息，反之，该逻辑信息不正确；将仿真正确后的逻辑信息进行综合后仿真，输入时钟信号，观察仿真结果；仿真结果正确后进行布局布线，并验证布局布线是否正确，输入时钟信号，观察仿真结果；若仿真结果正确，将布局布线后生成的文件通过加载至测试接口信号逻辑电路的FPGA中，通过接收信号输入输出电路输入信号至FPGA解调，利用仿真软件测量输入输出电路的数字信号的交换，观察解调后输出信号与仿真结果是否一致，验证实际工作时逻辑信息是否正确；若正确，则将逻辑时序信息从FPGA中加载至FPGA逻辑信息静态存储电路存储。与现有技术相比，本专利技术的有益效果本专利技术基于PCI总线单路接收解调器性能测试方法及系统，利用FPGA的在线仿真功能实现在线仿真，当仿真结果不正确时进行在线修改，大幅度提高了基于PCI总线单路接收解调器调试速度，缩短了基于PCI总线单路接收 解调器开发周期，提高了电路板的集成度和系统的性能。附图说明 图I为基于PCI总线的单路接收解调器的原理框图。图2为基于PCI总线单路接收解调器性能测试系统框图。具体实施例方式下面结合试验例及具体实施方式对本专利技术作进一步的详细描述。但不应将此理解为本专利技术上述主题的范围仅限于以下的实施例，凡基于本
技术实现思路
所实现的技术均属于本专利技术的范围。如图2所示，基于PCI总线单路接收解调器性能测试系统框图。该测试系统包括接收信号输入输出电路、FPGA逻辑信息静态存储电路、测试接口信号逻辑电路、计算机、PCI协议接口电路、PCI接口配置电路，所述接收信号输入输出电路连接测试接口信号逻辑电路，所述测试接口信号逻辑电路包括FPGA及其外围电路(如下载电路、晶振电路、电源电路等)，FPGA逻辑信息静态存储电路与FPGA连接，所述测试接口信号逻辑电路连接PCI协议接口电路，所述计算机上设置有PCI插槽，所述PCI协议接口电路与计算机连接，PCI协议接口电路还与PCI接口配置电路连接。所述PCI协议接口电路为测试接口信号逻辑电路提供高性能的PCI总线接口，所述测试接口信号逻辑电路通过PCI总线接口与计算机进行通信，PCI协议接口电路由PCI总线接口芯片9054提供，所述PCI总线接口芯片9054的PCI配置寄存器和本地配置寄存器由PCI接口配置电路进行设置，PCI接口配置电路由93CS46N串行EEROM芯片提供。利用基于PCI总线单路接收解调器性能测试系统，实现基于PCI总线单路接收解调器的性能测试，其步骤如下 步骤I :将解调电路的逻辑、时序信息写入计算机中，使用仿真软件ISE对该解调电路逻辑信息进行前仿真，即选择仿真软件中编译功能，验证输入的该解调电路逻辑信息的逻辑关系是否正确，如果仿真时通过编译，则逻辑关系正确，如果逻辑关系不正确，则仿真时不能通过仿真软件的编译功能，则需要修改输入的逻辑时序信息，直至编译通过； 步骤2 :若逻辑关系正确，则进行综合优化，即通过ISE软件的综合功能将逻辑、时序信息转化为具体的电路图；然后进行综合优化后仿真，选择ISE软件的模拟功能，输入时钟信号，观察仿真结果；如果仿真结果正确，则进入步骤3 ;如果仿真结果不正确，则检查综合优化是否正确，若综合优化不正确，则重新进行综合优化，若综合优化正确，则对逻辑时序信息进行修改，返回步骤I ; 步骤3 :进行布局布线及布局布线后仿真，将综合后输出的逻辑网表翻译成所选器件的底层文件和硬件原语，将该逻辑信息映射到具体器件结构单元上，实现布局布线；选择ISE软件的模拟功能，输入时钟信号，观察仿真结果；如果布局布线后仿真正确，则进入步骤4，如果布局布线后仿真不正确，则检查布局布线是否正确，若布局布线不正确，则重新布局布线，若布局布线正确，则检查综合优化是否正确，进一步检查逻辑时序信息是否正确；步骤4 :进行硬件仿真验证，将布线后生成的配置文件下载到FPGA中，提供真实的物理接口，动态输入输出参数，验证其实际工作情况与输入的逻辑时序信息实现的功能是否一 致。其操作是，PCI协议接口电路通过PCI接口芯片提供高性能的总线接口，PCI总线接口通过PCI插槽与计算机连接，通过PCI总线接口实现FPGA与计算机通信。接收的信号输入输出电路提供输入信号给FPGA，FPGA提供测试接口信号并实现与ISE软件接口的对接，FPGA将输入信号传输至计算机的同时对输入信号进行解调，解调后的信号通过接收的信号输入输出电路输出，观察输出信号与ISE软件仿真结果是否一致，若一致，则将逻辑时序信息从FPG本文档来自技高网...
【技术保护点】
【技术特征摘要】
【专利技术属性】
技术研发人员：吴伟林，税成侠，肖跃先，姜维，宋慧，
申请(专利权)人：成都林海电子有限责任公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。